Parte 11 Flashcards
Que es la señal Beacon?
Es una señal diferencial de impulsos que caen en dirección opuesta y se mantienen presente con un pequeño voltaje auxiliar (Vaux).
Son dos métodos para levantar el link cuando está en un estado como L2?
La señal Beacon y assert la señal WAKE# que es sideband.
Como se realiza un evento Wake-up del link que está en L2 con la señal de Beacon?
Con este método todos los Switches y bridges que están entre el Root Complex y el End Point deben usar Vaux para que cuando se solicite un wake-up puedan generar esta señal.
Como se puede hacer wake-up del link que está en L2 con la señal sideband WAKE# ?
Si el pin WAKE# está conectado directo del Endpoint al RC no hay intermediarios que usen Vaux.
Tipos de Jitter que puede afectar la señal que viaja del transmisor en sentido one-end al receptor ?
Deterministic Jitter
Data-dependent Jitter
Noise induced
Signal attenuation
Que se entiende por Jitter ?
Es incertidumbre en el timing, es decir cuando un flanco llega antes o después del instante de tiempo ideal, y esto reduce la integridad de la señal.
Cómo se estresa el ojo en el receptor en Canales largos?
Se puede implementar la ecualización para receptor (Rx Equalization) está ecualización incluye un filtro pasa altas CTLE
Que es el filtro CTLE de la ecualización en el receptor ?
Continuous time linear equalizer, Reduce el voltaje de las frecuencias bajas de la señal recibida. También tiene la opción de amplificar para abrir más el ojo recibido.
En que consiste DLE (Discrete Linear Equalizer) que utiliza opcionalmente el receptor para la ecualización?
Es un filtro FIR para compensar la distorsión que sufre la señal a causa del canal de transmisión, la diferencia es que aquí se usa un circuito de muestreo, Sample & Hold (S&H) circuit.
Que es el circuito Sample & Hold (S&H)?
Es un circuito que está en el extremo frontal de la entrada de la señal de voltaje analógico de la que se toma una muestra por periodo de tiempo en lugar de permitir que la señal cambie de valores constantemente. La spec no menciona el DLE porque representa de alto costo y alto consumo de energía.
En que consiste un DFE (Decision Feedbak Equalizer)?
Hace una suposición para decidir si la señal de entrada es un valor positivo o negativo y genera una salida +1 o -1, esta decisión se envía al FIR de un solo Tap que hace un delay de acuerdo al ajuste del coeficiente -d1, La salida del filtro se suma con la señal recibida y alimenta al Slicer (A/D), y así se limpia la señal.
Que opciones de linear equalizer hay para el receptor ?
Están: CTLE y DLE
Como trabajaría mejor o de manera óptima el DFE?
Aporta mejoras cuando se utiliza después de un Linear Equalizer que limpie la señal lo suficiente para que opere el DFE.
Características de L0 state?
Ver apunte L0
Características de L1 state?
Ver apunte L1
Características de L0s power link state?
Ver apunte L0s
Características de L2 power link state?
Ver apunte L2
Características de L3 power link state?
Ver apunte L3 state
En que consiste el proceso de LTSSM en términos generales ?
Es un proceso basado en hardware en la capa física que configura inicializa el link y puerto de un dispositivo de manera automática después de un reset.
A grandes rasgos qué es lo que se configura en la inicialización y el entrenamiento del link?
Se llevan a cabo tareas como Bit y symbol lock, block alignment, link width, lane reversal, polarity inversion, data rate, lane-to-lane de-skew.
Que se configura en link Data rate?
Después de un reset el link se inicializa y entrena por default a 2.5GT/s Por compatibilidad si se quiere pasar a un data rate mayor ya entrenado el link los devices pasan por un re-Training y cambian a la velocidad mayor soportada por ambos.
Que se hace en lane-to-lane de-skew?
Diversos factores como la longitud del trazo etc. hacen que las secuencias de bits entrantes lleguen a diferentes tiempos (skew) y se compensa aplicando un delay a los primeros asi se corrige automáticamente.
El sesgo máximo para 2.5GT/s es de 20ns.
Cuales son los 11 estados del LTSSM?
Detect, polling, configuration, Recovery, L0, L0s, L1, L2, Hot-Reset, Loop-back, Disable.
Cuales son las 5 categorías en las que se agrupan los estados de LTSSM?
- Link Training states
- Re-training (Recovery states)
- SW driven Power management
- Active-state power management (ASPM)
- Other states.
Cuál sería el flujo de estados para la categoría de Link Training states?
Detect -> Polling -> Configuration
Cuales son los sub estados de DETECT?
Detect.Quiet
Detect.Active
Cuando se entra al sub estado de DETECT.Quiet?
Después de un reset o power-up
Que se realiza durante el estado de DETECT.Quiet?
- El Tx inicia en Electrical Idle.
- Se configura a 2.5GT/s.
- Status de la capa física (LINK_UP = 0) que indica a DLL que el link no está operacional.
- En Status 2 Register se configura el EQ status a 0’s.
Como se sale de DETECT.Quiet y se pasa a DETECT.Active?
Después de un timeout de 12 ms o cuando un lane sale de Electrical Idle.
Que ocurre en el sub state DETECT.Active?
El transmisor debe testear si el receptor está conectado en cada Lane, la lógica compara el tiempo de RC si es más largo se hace más fácil de reconocer. (Detected Lanes)
Que ocurre si no hay Lanes que detecten un receptor?
Estos Lanes regresan a DETECT.Quiet y estarán revisando cada 12 ms hasta que detecte un receptor.
Que ocurre cuando los Lanes detectan un receptor ?
Avanza hacia Polling y esos Lanes deben manejar un voltaje de modo común de 0 a 3.6 V (VTX-CM-DC)
Que se realiza en Polling state?
Se intercambian TS1 y TS2 entre los dispositivos conectados en el link de esta forma se comunican los requerimientos como bit, symbol lock y ajuste de polaridad.
Cuales son los sub estados de Polling state?
Polling.Active
Polling.Configuration
Polling.Compliance
Que se realiza en el sub estado de Polling.Active?
Se define el nivel de voltaje, se intercambian mínimo 1024 TS1 en todos los Lanes detectados.
En Gen 1 el intercambio dura 64us.
Como se avanza a Polling.Configuration?
Después de haber intercambiado las 1024 TS1 en todos los Lanes detectados se reciben 8 TS consecutivas.
Como se pasa a Polling.Compliance?
Cuando el bit de “Enter compliance” del campo Control 2 Register está en 1b o si este bit fue activado(set) antes de entrar a Polling.Active.
En que condición se regresa del estado de Polling hacía DETECT.Active?
Cuando expira el timer de 24ms esto indica que no se lograron las condiciones para entrar a Polling.Compliance o Polling.Configuration.
Como se avanza a Polling.Configuration?
El Transmisor deja de enviar TS1 y ahora envía TS2 para avisar que el device está listo (handshake) donde ambos devices envían y reciben TS2 informando que están listos y así pasar juntos al siguiente estado.
Que se realiza durante Polling.Configuration?
El transmisor advierte el número de lanes y link, todos los data rates soportados aunque no se vayan a utilizar y cada receptor en los lanes deben poder invertir la polaridad de ser requerido.
Como se pasa del sub estado Polling.Configuration al estado de CONFIGURATION?
Después de que los Lanes detectados han recibido 8 TS2 consecutivas puestas como PAD y se han enviado al menos 16 TS2 desde que se recibió la primera TS2.
En que condiciones se pasa de Polling.Configuration a DETECT state?
Si no se cumplen las condiciones para avanzar a Configuration state, transcurrido un timeout de 48ms pasa a Detect.
Cuál es la funcionalidad del sub estado de Polling.Compliance?
Se utiliza principalmente con fines de testing para lo que el transmisor envía patrones específicos que provoquen los peores escenarios de ISI y crosstalk así poder analizar el link.
Que se realiza en el estado de CONFIGURATION?
Aquí se descubre como se ha conectado el puerto y asigna el número a los Lanes. Los puertos asumen roles si están de cara upstream o Downstream.
Como se comporta el CONFIGURATION state en un Downstream Port?
El downstream port es el líder en el link y atraviesa el resto de los estados en el proceso de inicialización del link.
Como es el estado de CONFIGURATION en un puerto Upstream?
Es el follower, se pone con los valores de link y lane number que el Downstream port le informe.
En que consiste la cualidad de Link Merging?
Es la posibilidad que tiene el diseñador de elegir el número de Lanes a utilizar, ya que cada link se puede partir en links más pequeños.
Que es el Root Port?
Es en un switch el Downstream port el que inicia el proceso de enumeración del link y los Lanes.
Que se toma en cuenta para determinar que los lanes están activos ?
- cuando entra desde Polling los lanes detectados.
2. - todos los Lanes que son parte del link y van a Configuration.Complete y provienen de Recovery.
A que se le llama Up Configuring the linkwidth?
Cuando la variable Link Up = 1b y LTSSM quiere activar el link.
Orden en el proceso de la máquina de sub estados para el estado de CONFIGURATION?
Config.Linkwidth.Start .Linkwidth.Accept .Lanenum.Wait .Lanenum.Accept Config.Complete Config.Idle
