20 Flashcards
PN silicon
N-type: Si+P (e- vede proud)
P-type: Si+B (díry vedou proud)
zenerová dioda
průraz v závěrném směru není destruktivní (stabilizace napětí)
bipolární tranzistor
dva nosiče proudu; báze, emitor, kolektor; řízený proudem (emitor-báze); NPN šipka ven; PNP dovnitř
unipolární
na vedení proudu se podílí jeden typ nosičů; MOSFET; gate, source, drain; řízený napětím mezi gate-source
saturace
dosažení hodnoty, která už nelze změnit; tranzistor už více nezesiluje
kombinační logické obvody
obvody, které jsou závislé pouze na kombinaci vstup. hodnot; okamžitě reagují na vstup (nemají historii stavů); složeny z hradel
popis komb. obvodů
pravdivostní tabulka, schéma zapojení, logická funkce (pro n proměnných 2^n^2 funkcí)
multiplexor
přepínání log. úrovně z více vstupů na jeden výstup;
Y = (X1 * -S) + (X2 * S)
demultiplexor
1 dat vstup; n adres. vstup1; 2^n výstupů
kodér
pro každý ze vstupů (2^n) produkuje jedinečný binární kód (n bitů)
dekodér
inverzní ke kodéru; je to demultiplexor s “1” vstupem;
BCD dekodér
4-16
7 seg. display
jako BCD, ale generuji “1” na více výstupech (segmentech)
Poloviční sčítačka
Sum=A xor B;
Carry=A and B;
Úplná sčítačka
Sum=A xor B xor Ci-1;
Carry=….
sečtení 3-bit čísel
skládání sčítaček vedle sebe, propojeny carry drátem (zpoždění, čeká se na carry) -> carry-look ahead
Sekvenční log. obvody
hodnoty výstupního vektoru Y jsou funkcí současných i minulých hodnot vstup. vektoru X;
mají paměť (vektor Q současný stav); přechodová funkce - generuje vektor násled. stavu)
Klopné obvody
jednoduché sekv. obvody se dvěma stavy; stavební prvek složitějších
KO async
vstupní signál přímo ovlivňuje stav KO; (s povol vstupy jen když povoleno)
KO sync
hodinový vstup; vstupní sig ovlivňje stav jen když clk aktivní
Bistabilní KO
mají 2 stabilní stavy - přepínají se pomocí vstupů
R-S klopný obvod
dva stavy (třetí hazardní/zakázaný - 1, 1 na vstupu dá Q==-Q; když pak 0, 0 -> nevíme, který Q bude 1); pomocí dvou NOR (RS) nebo AND (-S-R) hradel
J-K klopný obvod
jako RS ale při 1, 1 invertuje vnitřní stav
D klopný obvod
1bit paměť, je-li clk 0 na výsputu je mapatuje hodnota z času, kdy clk bylo 1; R-S obvod s D jako vstup a -D jako druhý vstup
T klopný obvod
přepínač paměti, s každým clk dojde ke změně výstupu na opačný; realizuje se pomocí jiných KO (J-K nejčastěni)
čítač
registr navyšující svou hodnotu při clk
Sekvenční automat
šestice (X, Y, Q, q0, P, V);
vstup výstup abcd, množina stavů, poč. stav, přechodová a výstupní fuknce
Mealyho automat
výstup je funkcí jak stavů tak vstupů
Moorův
výstup je funkcí jen stavů
registry (KO)
D ko pralelně vedle sebe (společný clk, CE, reset); nezávyslé vstupy a výstupy
Implementace CE v registru
MUX před D vstup (select=CE, D2=Q)
Paměť
součástka, zařízení či materiál, která umožňuje ULOŽIT data, UCHOVAT je po požadovanou dobu a znovu je ZÍSKAT
hierarchie pameti
primární (registry, cache, RAM), sekundární (HDD, SSD), terciární (CD, DVD)
princip lokality
app obvykle pracuje s malou částí paměti;
čas. lokalita - použitý pam. blok bude P použit znovu;
prostor. - bloky v okolí budou P použity znovu
dělení pamětí
fyzikální princip (polovoď., magnet, optické); energie (volatilní, nevolatilní); použití (ROM, PROM, EPROM, EEPROM, RWM)
RVP
cache mezi ram a cpu, je zde aktuální část paměti, se kterou cpu pracuje; nejprve hledá v této paměti, pak operační či hlavní
hit rate
pravděpodobnost nalezení dat v cache
ztrátová doba
potřebná pro uvolnění bloku, najítí bloku v Ram a přenos do RVP
přístupová doba
doba potřebná pro nalezení bloku (if hit) … else + ztrátová doba
organizace rvp
cache lines (nejmenší přenášená jednotka)
udržení konzistence mezi paměť urovněmi
koherence; přímý zápis - při zápisu do RVP i zápis do hlavní paměti; zápis mezipamětí
Přímé mapování
do RVP se mapují bloky podle nejnižších bitů adresy z ram (více bloků do jedné buňky RVP, nemohou být současně);
32bit adresa, 22 bit tag, 8 bit set (řádek RVP)
Vícecestné (N) mapování
N udává do kolika různých bloků v RVP může jít blok z hlavní paměti
SRAM, DRAM
S-static, data v klopných obvodech; D-dynamic, data jako náboj na kondenzátoru (tendence se vybíjet) -> dělá se refresh (ms)
LAP, FAP
L-logic, pracuje s ním programátor, pro proces se jeví jako spojitá, neomezená paměť; F - fyzická HW paměť; MMU jednotka mapování
Vestavěný systém
kombinace HW a SW, jejímž smyslem je řídit externí proces, zařízení nebo systém; 1 program na celý život
vlastnosti VS (důraz na)
reaktivnost, autonomie, jednoúčelovost, spolehlivost
reaktivnost
odezva na podněty v reálném čase
autonomie
činnost bez lidského zásahu
mikrokontrolér komponentý
mikroprocesor (reg, alu, řadič), paměť, I/O rozhraní, oscilátor
dělení mikrokontr. podle architektury
CISC - složitější instrukce, na čipu dominuje logika pro impolementaci; RISK - jednoduché instrukce, na čipu dominuje paměť, CPI = 1
Harwardská architektura
oddělený paměťový prostor pro instrukce a data, využití u mikrokontr. protože se instrukce nemění (rychlá ROM)
Von Neumanovská architektura
polečná paměť pro data a instrukce; 1 instukce pro čtení dat i instr.; 1 dat sběrnice
Periferie mikrokontroléru
časovač, RTC, generátor hodin, display, tlačítko, watchdog
časovač (periferie)
čítač, který se inc. s clk; modul (zdroj hodin, předdělička, čítač); input capture, output compare
PWM
měnění charakteru nosného signálu pomocí modulujícího; střída poměr 0 a 1 v rámci periody; (output compare se využívá)
RTC
registry s aktuálním časem a datem pro lidi; generování přerušení pro čas. jednotky
watchdog
zvyšuje odolnost proti poruchám (čítač restartuje program)
tlačítko
dochází k zákmitům při sepnutí, programová detekce
Rozhraní synchronní
spolu s daty je přenášen clk a je používán pro synchronizaci; vodič navíc; SPI; I2C
Rozhraní asynchronní
přijímač si generuje clk sám, na začátku přenosu nutná synchronizace hodin vysílače a přijímače (start bit);
s. bit + data + parita + stop bit
SCI
asynchronní rozhraní; 2 vodiče (TD, RD) transmit, receive; full-duplex
SPI
synchronní rozhraní; master-slave, MOSI, MISO; 1 generátor (master, SS signál), oba posuvný registr; full-duplex
I2C
synchronní rozhraní, philips, master-slave, jednoduché, levné; half-duplex
Převodník AD - prvky
dolní propust, sample/hold, převodník
AD převodník - činnost
zahájení, provádění, ukončení; 2. porovnání vstup. napětí s odstupňovaných referenčním (přes odporovou síť)
Shannon teorém
Kmitočet převodníku musí být alespoň 2x větší než největší kmitočet vzorku signálu.
Porty (pin napětí)
25mA (ganged outputs, externí budič);
pull-up rezistor − udržuje log 1 na pinu když je “ve vzduchu”.
Periferní zařízení obecně co je
HW, který není součástí PC, ale připojuje se
Periferní operace
činnost periferního zařízení realizovaná na základě nějakého podnětu
zahájení PO
Procesor vloží parametry PO do reg. řadiče PZ;
Nastaví start bit (součást některého adresovatelného registru)
konec PO
přerušení (řadič přerušení informuje procesor); polling (CPU se neustále dotazuje na stav PO); přenáší se stavová slabika a slabika závad
Přerušení (hranou x urovni)
Hranou − každé přerušení má svůj vodič, více zaráz se jich nezachytí; ISA
Úrovní − více zařízení generuje do jednoho signálu sys. sběrnice, spol. vektor přer., obslužná rutina musí zjistit, kdo) => dokud je nějaká úroveň aktivní, přerušení se stále obsluhuje; PCI
Typy přerušení
vnitřní, vnější, programové, nemaskovatelné
DMA
přes dat bez účasti procesoru; radič DMA zajistí a řídí přenost, data jdou mimo něj
Vlastnosti sběrnic
šířka sběrnice: kolik bitů najednou
rychlost sběrnice: kolik bitů v jednom vodiči za čas
šířka pásma: kolik vodičů * rychlost v jednom vodiči
Typy přidělování sběrnice
Centralizované − arbitr, přijímá požadavky od řadiče PZ, na základě priorit přiděluje; Decentralizované − zařízení rozhodnou mezi sebou (až se k nim vrátí jejich signál)
Sdílená x Nesdílená sběrnice
nesdílená: každý typ informace má svou sadu vodičů (ISA, IDE)
sdílená: identifikační signály rozlišují, co teče (PCI, SATA)
PCI Express
point-to-point (není arbitr), modulární architektura, severní (CPU, RAM, GPU) a jižní most (perifer.)
systemová sběrnice (činnosti)
Adresa (registru, paměti)
Data
Řízení (komunikace mezi cpu a řadidi pz) - dma, přerušení, platnost dat
clock skew
problém při zvyšování kmitočtu, nelze dodržet čas pro platnost dat před CLK, protože je moc rychlý
2 zp. komunikace CPU s řadiči PZ
izolované vstupy/výstupy: registry mají disjunktní adresový prostor, in out instrukce
I/O mapované do paměť prostoru RAM - více instrukcí
signály na sběrnici
memory read/write, žádost o přerušení nebo DMA, synchronizace clk
Zřetězené zpracování (pipelining)
rozdělení obvodu na k stupňů (chceme stejné spoždění, RISC instrukce - složitější nahrazeny podprogramy);
FDEMW
vzorce nezřetez. vs zřetěz
nez: N * k * tclk
zre: k * tclk + (N-1) * tclk
Konflikty pipeliningu
Strukturální, Datové, Řidící
Strukturální konflikt pipeliningu
Nemožnost současně provádět některé operace (čtení operandů a další instrukce z paměti); −> oddělená paměť pro inst. a data
Datové konflikty pipeliningu
jsou potřeba data z předchozí instrukce; −> linka se pozastaví (stall), nebo překladač přeskládá instrukce
Řídicí konflikty pipeliningu
při větvění je třeba změnit následující instukci v PC; spozděni, predikce skoku (rozpracovat predikovanou instrukci)
Flynova klasifikace
označení různých paralelních výpočtů; rozdělení instrukcí podle toho, s čím pracují
Minimalizace logických výrazů
Proč děláme? Kritéria. Metody.
Proč minimalizace log. výrazů?
snížení počtu hradel, která jsou potřebná pro realizaci log. funkce
Kritéria minimalizace log. výrazů
velikost, zpoždění obvodu, počet proměnných (vodičů), příkon
Metody minimalizace
Algebraické: aplikace axiomů bool. algebry (složité)
Grafické: Karnoughova mapa
Logaritmické: Quin-McCluskey
Princip metod minimalizace
Využívá se sousednosti z bool. algebry. Eliminace proměnné, která se liší.
Normální formy
úplná a minimální normální forma; disjunktní (součet součinů), konjunktní (součin součtů)
Hazardy (minimalizace log. výrazů)
nežádoucí situace, dány zpožděním log. členů a vodičů; statické − na výstupu se projeví jako krátký puls, dynamické − více než jeden puls; KM je detekuje (buňky ležící vedle sebe) -» tackle: přidání logického členu (buňky v KM)
Quin-McCluskey (obecně)
vhodná pro fce s více než 5-6 proměnnými; tabulární metoda; slouží k nalezení zkrácených implikantů + petriho funkce pro minimální implikanty.
Quin-McCluskey (algoritmus)
skupinkujeme sousedné implikanty, až nejde více skupinkovat tak dáme do tabulky (zkrácené implikanty, vrcholy=původní implikanty), pokrýt všechny vrcholy minimálním počtem zkrác. implik.
Konceptuální modelování
jeden ze 3 kroků návrhu databáze; Cíl: analýza požadavků na data; Výsledek: ER diagram. (ostatní: logický a fyzický návrh)
Pomocí čeho modelujeme ERD
množina entit; data vklidu
Základní objekty (ERD)
entita, atributy, vztahy
entitní množina
množina entit téhož typu
slabá vs silná entit. mn.
silná může existovat sama o sobě, slabá je závislá na jiné (půjčka - splátka)
Atribut (co to je? + typy)
vlastnost entity, kterou chceme mít v DB;
složené, jednoduché, jedno/více-hodnotové, odvozené
Vztah (co to je? + typu)
asociace mezi entitami; unární, binární, ternární
Kardinalita, členství, generalizace/specializace
Max počet vztahů dané vztahové množiny; 0 nebo 1; dědičnost atributů a vztahů
Primární klíč
atribut(y), jehož hodnoty jsou v rámci tabulky unikátní (podmnožina kandidátních klíčů)
Cizí klíč (FK)
odkaz na PK jiné tabulky
Inegrity DG (jaké jsou?)
referenční integrita (nesmí být nesouhlasný FK), entitní integrita (tabulky musí mít not null PK)
Normalizace DB
1NF (jednoduché atributy), 2NF (neklíčový atribut je plně funkčně závislý n PK), 3NF (neexistuje závislost mezi neklíč sloupci)
Relační datový model
jeden z databázových modelů, data v tabulkách (schéma + relace, množina n-tic)
Speciální relační operace
projekce, selekce, spojení
SQL
deklarativní jazyk pro tvorbu databází
DDL
definition − vytvoření struktur databáze (tabulky, pohledy, indexy); Create, Drop, Alter
DML
manipulation − Insert, Delete, Update, Select (where, groupby, having, orderby, distinct)
DCL
control − grand, revoke
