W5 Flashcards
Czym uwarunkowany jest czas propagacji sygnału logicznego w inwerterze?
Innymi słowy jak szybko ustali się stan na wyjściu. Zależy od szybkości ładowania pojemności obciążającej inwerter
Jaki charakter ma pobór prądu przez inwerter CMOS?
Impulsowy w momencie zmiany stanów logicznych
Co zrobić aby uzyskać układ o najmniejszym poborze mocy?
Należy zminimalizować sumę wszystkich pojemności w układzie.
Czy bramki transmisyjne posiadają zdolność regeneracji poziomów logicznych?
Nie. Mogą je nawet degradować.
Jak reprezentowane są stany ‘0’ i ‘1’ w układach dynamicznych?
Poprzez wartość ładunku zebranego w pojemności wyjściowej
Ile tranzystorów przypada na bramkę typu DOMINO?
N+2, gdzie N to ilość wejść bramki. Dwójka bierze się z jednego nMOSa i pMOSa sterujących bramką.
Kiedy można zmieniać stany logiczne w bramce typu DOMINO?
Tylko podczas fazy ładowania.
Kiedy można odczytywać sygnał z bramek typu DOMINO?
Tylko podczas fazy ewaluacji
Jak rozdziela się bramki typu DOMINO połączone w szereg?
Inwerterami statycznymi, żeby w trakcie ewaluacji nMOSy będące w bloku kombinacyjnym były wyłączone
Jakiego rodzaju zegara wymagają bramki DOMINO?
Zwykłego pojedynczego sygnału zegarowego
Zaleta bramek AOI i OAI?
Nie pobierają prądu w stanie ustalonym
Jak zbudowana jest czterowejściowa bramka AOI?
nMOS: (A||B) + (C||D) == and or invert
Jak zbudowana jest czterowejściowa bramka OAI?
nMOS: (A+B) || (C+D) == or and invert
Jak zapewnić symetryczną charakterystykę przejściową inwertera?
Charakterystyka będzie symetryczna, jeżeli napięcia przełączania nMOS i pMOS będą takie same. Żeby to osiągnąć należy przyrównać prądy drenów w nasyceniu i skompensować ruchliwość elektronów poprzez 2…2,5 krotne poszerzenie kanału tranzystora pMOS
Co się dzieje w przypadku jednoczesnego przełączania tranzystorów w bramce NOR lub NAND?
Charakterystyki przejściowe są niesymetryczne. Traktujemy wtedy wejścia jako zwarte, ponieważ sygnał zmienia się dla nich tak samo i przyrównujemy prądy drenów. Dla bramki NAND zmniejszony jest margines zakłóceń ‘1’, a dla NOR zmniejszony jest margines zakłóceń ‘0’. W tym wypadku należy. Dla poprawy należy n-krotnie poszerzyć kanały n szeregowo połączonych tranzystorów.
Opisać moc statyczną pobieraną przez inwerter
Moc statyczna związana jest z prądem wstecznym złącz drenów oraz prąd podprogowy wyłączonego tranzystora
Opisać moc dynamiczną pobieraną przez inwerter
Moc dynamiczna składa się z dwóch składników. Pierwszy to prąd płynący przez oba tranzystory w krótkim czasie przełączania. Drugi składnik to prąd ładujący pojemność obciążającą inwerter.
Wzór na moc pobieraną przez inwerter w czasie kiedy oba tranzystory przewodzą
P=IU(tr+tf)/2*f
Wzór na moc związaną z ładowaniem pojemności wyjściowej inwertera
P=CUdd^2f
Jak wymiarować tranzystory dla uzyskania maksymalnej szybkości działania inwertera?
Zależy od stosunku pojemności wyjściowej do wewnętrznej układu. W przypadku kiedy poszerzanie nie zwiększa znacząco wypadkowej pojemności to skalować szerokość drenu pMOS 2…2,5x tak samo jak wszystkie tranzystory w szeregu.
W przypadku kiedy pojemność wewnętrzna odgrywa znaczącą rolę należy zrezygnować z poszerzania kanałów dla szeregu tranzystorów, ale trzeba zachować stosunek 2…2,5
Jak wymiarować tranzystory dla uzyskania najmniejszego poboru mocy?
Jest to powiązane z minimalną pojemnością w układzie. Można albo skalować pMOSy albo nie. Nie trzeba ich skalować, jeżeli nie przeszkadza mniejszy margines zakłóceń.
Czy bramka transmisyjna składająca się z jednego tranzystora wprowadza degenerację poziomu logicznego? W jaki sposób łączy się jednotranzystorowe bramki transmisyjne?
Tak, dlatego też nie można łączyć ich równolegle, czyli nie można zdegenerowanym poziomem sterować innej bramki.
Łączy się je w szereg.
Zalety dynamicznej bramki DOMINO (5)
+tylko jeden tr. pMOS
+nie ma potrzeby skalowania pMOSa
+mniejsza ilość wejść niż w bramkach statycznych
+mniejsza pojemność układu i szybsze działanie
+pojemności wewnętrzne wystarczają jako pojemność, z której odczytywany jest stan
Dlaczego nie można łączyć bramek domino w szereg bez inwertera?
Ponieważ w na początku fazy ewaluacji zawsze jest 1 na wejściach bloków kombinacyjnych, co nie koniecznie jest stanem ustalonym i może się rozładowywać pojemność.
