W5

Question 1

Czym uwarunkowany jest czas propagacji sygnału logicznego w inwerterze?

Answer 1

Innymi słowy jak szybko ustali się stan na wyjściu. Zależy od szybkości ładowania pojemności obciążającej inwerter

Question 2

Jaki charakter ma pobór prądu przez inwerter CMOS?

Answer 2

Impulsowy w momencie zmiany stanów logicznych

Question 3

Co zrobić aby uzyskać układ o najmniejszym poborze mocy?

Answer 3

Należy zminimalizować sumę wszystkich pojemności w układzie.

Question 4

Czy bramki transmisyjne posiadają zdolność regeneracji poziomów logicznych?

Answer 4

Nie. Mogą je nawet degradować.

Question 5

Jak reprezentowane są stany ‘0’ i ‘1’ w układach dynamicznych?

Answer 5

Poprzez wartość ładunku zebranego w pojemności wyjściowej

Question 6

Ile tranzystorów przypada na bramkę typu DOMINO?

Answer 6

N+2, gdzie N to ilość wejść bramki. Dwójka bierze się z jednego nMOSa i pMOSa sterujących bramką.

Question 7

Kiedy można zmieniać stany logiczne w bramce typu DOMINO?

Answer 7

Tylko podczas fazy ładowania.

Question 8

Kiedy można odczytywać sygnał z bramek typu DOMINO?

Answer 8

Tylko podczas fazy ewaluacji

Question 9

Jak rozdziela się bramki typu DOMINO połączone w szereg?

Answer 9

Inwerterami statycznymi, żeby w trakcie ewaluacji nMOSy będące w bloku kombinacyjnym były wyłączone

Question 10

Jakiego rodzaju zegara wymagają bramki DOMINO?

Answer 10

Zwykłego pojedynczego sygnału zegarowego

Question 11

Zaleta bramek AOI i OAI?

Answer 11

Nie pobierają prądu w stanie ustalonym

Question 12

Jak zbudowana jest czterowejściowa bramka AOI?

Answer 12

nMOS: (A||B) + (C||D) == and or invert

Question 13

Jak zbudowana jest czterowejściowa bramka OAI?

Answer 13

nMOS: (A+B) || (C+D) == or and invert

Question 14

Jak zapewnić symetryczną charakterystykę przejściową inwertera?

Answer 14

Charakterystyka będzie symetryczna, jeżeli napięcia przełączania nMOS i pMOS będą takie same. Żeby to osiągnąć należy przyrównać prądy drenów w nasyceniu i skompensować ruchliwość elektronów poprzez 2…2,5 krotne poszerzenie kanału tranzystora pMOS

Question 15

Co się dzieje w przypadku jednoczesnego przełączania tranzystorów w bramce NOR lub NAND?

Answer 15

Charakterystyki przejściowe są niesymetryczne. Traktujemy wtedy wejścia jako zwarte, ponieważ sygnał zmienia się dla nich tak samo i przyrównujemy prądy drenów. Dla bramki NAND zmniejszony jest margines zakłóceń ‘1’, a dla NOR zmniejszony jest margines zakłóceń ‘0’. W tym wypadku należy. Dla poprawy należy n-krotnie poszerzyć kanały n szeregowo połączonych tranzystorów.

Question 16

Opisać moc statyczną pobieraną przez inwerter

Answer 16

Moc statyczna związana jest z prądem wstecznym złącz drenów oraz prąd podprogowy wyłączonego tranzystora

Question 17

Opisać moc dynamiczną pobieraną przez inwerter

Answer 17

Moc dynamiczna składa się z dwóch składników. Pierwszy to prąd płynący przez oba tranzystory w krótkim czasie przełączania. Drugi składnik to prąd ładujący pojemność obciążającą inwerter.

Question 18

Wzór na moc pobieraną przez inwerter w czasie kiedy oba tranzystory przewodzą

Answer 18

P=IU(tr+tf)/2*f

Question 19

Wzór na moc związaną z ładowaniem pojemności wyjściowej inwertera

Answer 19

P=CUdd^2f

Question 20

Jak wymiarować tranzystory dla uzyskania maksymalnej szybkości działania inwertera?

Answer 20

Zależy od stosunku pojemności wyjściowej do wewnętrznej układu. W przypadku kiedy poszerzanie nie zwiększa znacząco wypadkowej pojemności to skalować szerokość drenu pMOS 2…2,5x tak samo jak wszystkie tranzystory w szeregu.

W przypadku kiedy pojemność wewnętrzna odgrywa znaczącą rolę należy zrezygnować z poszerzania kanałów dla szeregu tranzystorów, ale trzeba zachować stosunek 2…2,5

Question 21

Jak wymiarować tranzystory dla uzyskania najmniejszego poboru mocy?

Answer 21

Jest to powiązane z minimalną pojemnością w układzie. Można albo skalować pMOSy albo nie. Nie trzeba ich skalować, jeżeli nie przeszkadza mniejszy margines zakłóceń.

Question 22

Czy bramka transmisyjna składająca się z jednego tranzystora wprowadza degenerację poziomu logicznego? W jaki sposób łączy się jednotranzystorowe bramki transmisyjne?

Answer 22

Tak, dlatego też nie można łączyć ich równolegle, czyli nie można zdegenerowanym poziomem sterować innej bramki.
Łączy się je w szereg.

Question 23

Zalety dynamicznej bramki DOMINO (5)

Answer 23

+tylko jeden tr. pMOS
+nie ma potrzeby skalowania pMOSa
+mniejsza ilość wejść niż w bramkach statycznych
+mniejsza pojemność układu i szybsze działanie
+pojemności wewnętrzne wystarczają jako pojemność, z której odczytywany jest stan

Question 24

Dlaczego nie można łączyć bramek domino w szereg bez inwertera?

Answer 24

Ponieważ w na początku fazy ewaluacji zawsze jest 1 na wejściach bloków kombinacyjnych, co nie koniecznie jest stanem ustalonym i może się rozładowywać pojemność.