Brainscape's Knowledge GenomeTM

Browse over 1 million classes created by top students, professors, publishers, and experts.


See full index

ARH > Sve > Flashcards

Sve Flashcards

1
Q

Od kad do kad se računa vrijeme pristupa memoriji?

A

Od trenutka kad procesor postavi upravljačke signale i adresu (započne s pristupom) do kad memorija obavi traženu operaciju (čitanje/pisanje).

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
2
Q

Može li RTC nakon brojenja 1 ciklusa automatski nastaviti s brojenjem sljedećeg?

A

Ne.

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
3
Q

Ima li GPIO sinkronizacijske priključke i može li postaviti zahtjev za prekid?

A

Ne i ne. (RTC može postaviti zahtjev za prekid)

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
4
Q

DMA prijenos… kakav prijenos? Što s ciklusima i procesorom?

A

krađa ciklusa, zaustavljanje procesora, blokovski prijenos, multipleksirani prijenos

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
5
Q

Kakve programe mogu prevoditi troprolazni asembleri?

A

One koji koriste makronaredbe za razliku od dvoprolaznih.

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
6
Q

Strukturni hazard je kad i zašto? U kojoj arhitekturi?

A

Kad procesor ne može izvesti sve faze naredbi u protočnoj u trenutku (jer sklopovlje ne omogućuje istodobno izvođenje svih tih faza)

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
7
Q

Kakav kod dohvaća FRISC u fazi dohvata? Gdje se sprema dohvaćeno?

A

strojni kod ili naredbu iz memorije, dohvaćeno se sprema u IR

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
8
Q

Što znači nastavak S u naredbi SUBS PC, LR, #4?

A

Da treba registar SPSR upisati u registar CPSR.

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
9
Q

Kojim metodama možemo predvidjeti grananje?

A

Statičkom i dinamičkom.

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
10
Q

Statička metoda predviđanja grananja? Što se zapravo uspoređuje?

A

Je li adresa grananja MANJA, ako je doći će do grananja. Zapravo se uspoređuju programsko brojilo (ili PC ili R15) i adresa skoka/odredište.

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
11
Q

Što se spaja na APB, a što na AHB sabirnicu? I što je među njih dvije?

A

na APB: GPIO i RTC
na AHB: signali HADDR širine 32 bita
*između njih je APB-AHB most

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
12
Q

Kakve prekide imamo kod FRISC-a? Na kojoj lokaciji su adrese?
Gdje se sprema povratna adresa?

A

1) maskirajući
- adresa prekidnog potp. zapisana u mem. na lokaciji 8
2) nemaskirajući
- na lokaciji 12
* povratna adresa sprema se na stog

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
13
Q

Koje su naredbe za pristup registrima stanja procesora ARM?

A

MRS i MSR

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
14
Q

Kako se može zapisati neposredna vr. kod aritmetičko-logičkih naredaba ARM-a? Koji sklop to omogućuje?

A

kao broj širine 8 bitova koji se rotira u desno za paran broj bitova (to omogućuje sklop BARREL_SHIFTER)

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
15
Q

Koje su faze izvođenja naredbe kod ARM-a i FRISC-a? U kojima pristupa memoriji?

A

dohvat (sigurno, procesor pristupa memoriji), dekodiranje (ne pristupa), izvođenje (može i ne mora)
*kod FRISC-a je dekodiranje smješteno u dohvat pa ima 2 faze

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
16
Q

Koliko su široki podatkovni priključci kod ARM-a? Kojeg su smjera?

A

64 bita, od čega pola-pola ima ulazni/izlazni smjer.

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
17
Q

Čitanje iz brze memorije (AHB sabirnica) podijeljeno je na što? Koliko traje?

A

adresnu fazu (traje 1 takt clocka) i podatkovnu fazu (isto 1 takt)

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
18
Q

Koje su procesorske arhitekture?

A

stogovna, akumulatorska, registar-mem., registar-registar (load-store, RISC)

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
19
Q

Koje grupe naredaba ima ARM7 s obzirom na način izvedbe? Kakvo izvođenje je moguće za njih?

A

za obradu podataka (AL), prijenos (load-store, memorijske), grananje (upravljačke)
*za gotovo sve naredbe moguće je uvjetno izvođenje

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
20
Q

Što se dogodi s brojilom kada se pojavi impuls na priključku CLK1Hz? I kada RTC može postaviti zahtjev za prekid?

A

Brojilo se poveća za 1, a kada vrijednost u brojilu postane jednaka vrijednosti u registru usporedbe (MR), tada RTC postaje automatski spreman i može postaviti zahtjev za prekid.

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
21
Q

Kojom naredbom se vraća iz potprograma i što ona radi?

A

SUBS PC,LR,#4

*obnavlja sadržaje registara PC(R15) i CPSR

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
22
Q

Koje su adrese za prekidne potprograme?

A

Za obične prekide: 1816(0x18) i za brze: 1C16(0x1C)

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
23
Q

Što je bistabil stanja? Gdje postoji?

A

Dio vanjske jedinice koji postoji unutar UVJETNIH i PREKIDNIH, ali ne bezuvjetnih jedinica.
**to su priključci za sinkronizaciju/rukovanje (ready, strobe) koji povezuju vanjsku jedinicu i proces/uređaj

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
24
Q

Kako dijelimo sabirnice?

A

1) po namjeni
- adresna, podatkovna, upravljačka
2) po načinu komunikacije
- sinkrona (FRISC, prilagodba brzine s ulaznim WAIT), asinkrona

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
25
Q

Gdje je moguć strukturni hazard i kako ga izbjegavamo i koji je tu problem koji kako rješavamo?

A

Kod Von Neumannove arhitekture. Izbjegavamo ga hardvarskom arhitekturom (ali tu postoji mogućnost podatkovnog koji umanjujemo prosljeđivanjem rezultata).

26
Q

Kako sprječavamo upravljački hazard?

A

Predviđanjem grananja.

27
Q

Kad se događa strukturni, a kad upravljački hazard?

A

Strukturni - STR (2), LDR (3)

Upravljački - B i BL (3)

28
Q

Kako zovemo blok virtualne memorije? I što sadrži tablica tih blokova?

A

Stranica (tablica stranica sadrži translacije virtualnih u fizičke adrese i čuva se u memoriji za svaki program)

29
Q

Koliko razina priručne memorije postoji?

A

3 (L1, L2 i L3 koja je najsporija, ali i dalje brža od glavne)

30
Q

Koje je najefikasnije i najfleksibilnije pohranjivanje blokova?

A

puna asocijativnost (preslikavanje)

31
Q

Lokalnost podataka se dijeli na?

A

1) prostorna - susjedni podaci će vrlo vjv bit uskoro potrebni
2) vremenska - potreban podatak će vjv uskoro opet trebat

32
Q

Hijerarhijska organizacija memorije

A

1) SRAM - priručna
2) DRAM - glavna/radna
3) HD - masovna/diskovi

33
Q

Što je propusnost?

A

brzina memorije * širina podatka koji memorija daje na priključcima (b/s)

34
Q

/cs ili /ce

A

signal koji omogućuje dekodiranje adresne sabirnice i ostalih upravljački signala u memoriji
*chip enable

35
Q

/oe

A

signal koji podatke iz internog spremnika podataka memorije prosljeđuje na vanjsku sabirnicu (spaja se na /rd)
*output enable

36
Q

/we ili /wr

A

signal koji inicira pisanje podataka sa sabrinice na izabranu lokaciju u memoriji
*write enable

37
Q

/MemSel

A

signal kojim procesor definira da je na adresnoj sabirnici stabilna memorijska adresa
*memory select

38
Q

Strukturni hazard kod FRISC-a?

A

Ne postoji zbog Hardvard arhitekture.

39
Q

Koje je rješenje za podatkovni hazard kod FRISC-a?

A

Mjehuruć… provjerava je li neki od 2 operanda naredbe u ID fazi rezultat neke od naredaba koje su u EX ili MEM fazi i ne dozvoljava ulazak sve dok se ne pribave svi potrebni podaci

40
Q

Kako postići jednostavan način generiranja upravljačkih signala? Kako ih generira?

A

konačnim brojem stanja (FSM) - generira signale na jedan od bridova (rastući ili padajući) pa FRISC-V koristi dvostruki FSM

41
Q

Koliko registara ima FRISC-V?

A

32 opće namjene i PC (zaseban registar), ali R0 nije registar već predstavlja konst. 0

42
Q

Kakva je arhitektura FRISC-V?

A

load-store bez zastavica

43
Q

Koji su dijelovi GPIO-a?

A

1) upravljački dio
2) vrata A i B sa svojim podatkovnim registrom DR i registrom smjera DDR
3) dio za upravljanje priključcima XPA i XPB

44
Q

DMA prijenos? Koliko ciklusa treba? U kojem stanju je procesor tijekom njega?

A

Izravni pristup memoriji - sklopovski ulazno/izlazni prijenos.

  • krađa ciklusa… DMA treba n2 ciklusa, a program n9
  • *tijekom njega je procesor potpuno neaktivan
45
Q

DMAC, kanali i tip transfera?

A

namjena je brzi prijenos podataka na AHB sabirnici, ima samo 1 kanal i podržava 3 tipa transfera: mem-mem, mem-vj, vj-mem

46
Q

Posluživanje više prekidnih vanjskih jedinica? Vrste?

A
  • svima dodijeliti razl. prioritete sklopovski ili programski
    1) bez gniježđenja - tek kad se posluži jedna, prihvaća se prekid
    2) s gniježđenjem - usred posluživanja prihvaća se
47
Q

Jesu li maskirajući prekidi inicijalno zabranjeni i koji su? Kako onemogućujemo?

A

Da, FIQ (R8-R12) i IRQ.
Onemogućujemo upisom 1, omogućujemo/zabranjujemo upisom 0 u bit I odnosno F u CPSR registru
*za svaki treba def. zaseban stog, r13 na 10000, ostali svakih 400

48
Q

STAT/EOI, kad je 1-bitni, kad 0-bitni?

A

statusni registar koji je 1-bitni kad brojač odbroji svoje, 0-bitni kod pisanja

49
Q

Kod LCD prikaznika, što je spojeno na najviši (izlazni) bit? Za što su ostali bitovi?

A

Kontrolni priključak WR (šaljemo mu pozitivan impuls za rastući brid). A nižih 7 bitova je za slanje podataka (DATA priključci)
*smjerovi priključaka GPIO i LCD su međusobno obratni

50
Q

Kako su bitovi pisača spojeni na GPIO?

Kakvo je rukovanje i kako osiguravamo pravednost?

A

9 bitova
(7 za podatke (DATA ulazni - port A) i
2 za rukovanje (SEND ulazni i BUSY izlazni - port B aktivni visoko))
*polling (prozivanje u krug osiguranjem pravednosti)
**rukovanje uvjetno

51
Q

Jesu li 3 najniža bita sve ništice vs. je li u najnižem bitu ništica? (kod)

A

TST R0, #0b111 vs. TST R0, #1

52
Q

Koje operacije nad bitovima imamo?

A

brisanje (reset), postavljanje (set) i komplementiranje
AND R0,R0,#0xFF ;brisanje svih bajtova osim najnižeg
ORR R0,R0,#0xFF ;postavljanje najnižeg bajta
EOR R0,R0,#0xFF ;komplementiranje najnižeg
BIC R0,R0,#0xFF ;brisanje najnižeg

53
Q

zapis brojeva

A

0x heksadekadski
ništa dekadski
0b binarni

54
Q

most AHB-APB, koje signale generira?

A

spaja sabirnice, uzima adresu i održava ju valjanom, generira signal PSEL_X, generira PENABLE

55
Q

Sinkrone vs. asinkrone sabirnice? Koja je alternativa sabirnici?

A

sinkrone su sinkronizirane s clockom, velike brzine i kratke
asinkrone se sinkroniziraju rukovanjem, manje brzine i dulje
alternativa je vlastiti spojni put

56
Q

Što je sabirnički protokol?

A

sabirnički protokol je točan redoslijed koraka u komunikaciji

57
Q

Koliko ukupno registara ima ARM?

58
Q

ARM načini rada?

A

1 USER i 6 privilegiranih načina rada (SVC, nakon reseta)

  • procesorski (CPSR i R0-R15)
  • *ne podržava hypervisor
59
Q

asembleri

A
  • .a -> *.o (premjestivi strojni kod)
  • > *.a -> a.out (izvršni program)
  • > loader -> memorija
60
Q

little vs big endian za zapis 1234?

A 
ZAPIS: 1234
little:                              
32                                  
12                                   
big:
12
34

(ARM je little)

ARH (2 decks)

Brainscape helps you reach your goals faster, through stronger study habits.
© 2025 Bold Learning Solutions. Terms and Conditions