Brainscape's Knowledge GenomeTM

Browse over 1 million classes created by top students, professors, publishers, and experts.


See full index

ARH > prezentacije > Flashcards

prezentacije Flashcards

1
Q

arhitekture s obzirom na dohvat operanada

A

stogovne, akumulatorske, reg-mem, reg-reg

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
2
Q

gdje s enalaze stog i pokazivač na stog?

A

u procesoru

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
3
Q

ARM i RISC-V su kojeg tipa arhitekture?

A

load-store (reg-reg)

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
4
Q

koliko je širok registar PC?

A

koliko je širina adresne sabirnice (jer se s PC može adresirati cijeli memorijski prostor)

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
5
Q

vrste arhitektura za ARM:

A

RISC procesori, protočna, memorijska (Hardvard ili Von Neuman), za SoC

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
6
Q

ARM je 32-bitni procesor pa je aritm.-log. jedinica duljine…

A

32 bita

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
7
Q

Koje konst. se mogu zapisati u ARM-u?

A

one koje se mogu dobiti rotiranjem 8-bitnog broja (0-255) za paran broj mjesta udesno (2,..,30)

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
8
Q

mnemoničke datoteke su kako orijentirane?

A

retkovno, u 1 najviše 1 naredba

labela (razlikuje se samo prvih 10 znakova), naredba, komentar

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
9
Q

koja su 3 formata odmaka?

A

broj (neposredna vrijednost), vrijednost iz registra opće namjene i -||- koja je još pomaknuta udesno/ulijevo

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
10
Q

ldm/stm pravilo

A

ako se zapisuje s STMIA, mora se čitati s LDMDB (INVERZNO ADRESIRANJE bez stoga)
ako se radi sa stogom: koriste se isti nastavci (npr. FD)

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
11
Q

Koje registre funkcija uvijek mijenja pa ih ne pišemo u kontekst?

A

registri preko kojih vraća rezultat, R15, CPSR

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
12
Q

Prijenos fiksnim lokacijama mane/prednosti

A

+neograničen broj parametara i rezultata
-sporije, dulje
-fiksne lokacije moraju biti blizu funkciji
-onemogućene rekurzivne funkcije
+čuvanje registara ako imaju međurezultate

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
13
Q

Što je okvir stoga i kad se stvara?

A

kontekst+parametri, prilikom svakog poziva funkcije

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
14
Q

Kako se definira procesorski način rada u ARM-u?

A

postavljanjem najnižih 5 bitova u CPSR-u

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
15
Q

Kojih je 6 privilegiranih načina rada ARM-a?

A

system, supervisor, abort, undefined, interruput, fast interrupt

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
16
Q

U jednom trenutku možemo koristiti koliko registara kod ARM-a?

A

16 opće namjene, ali ukupno ih je 37 (31 opće namjene uključujući i PC + 6 programskog stanja)

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
17
Q

kako dijelimo registre opće namjene?

A

jednoznačno definirani r0-r7
višeznačno r8-r14 (fiq, bez potrebe za spremanjem konteksta)
pc r15 (supervisor, vr. adrese trenutne naredbe + 8)
u spsr se pohranjuje vrijednost cpsr-a (kad se obrađuju iznimke (ili r15 u lr))

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
18
Q

kako su definirane adrese potp. za obradu svake iznimke?

A

fiksno, i prioriteti su fiksno zadani pa se obrađuje ona s većim ako se pojave istovremeno

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
19
Q

kako po prioritetima idu iznimke? i adrese?

A

reset (0) -> data abort -> FIQ -> IRQ -> prefetch abort -> undefined, swi (8)

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
20
Q

naredbe mrs i msr

A

mrs - kopira sadržaj cpsr u jedan od reg. opće namjene

msr - iz reg. opće namjene u cpsr

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
21
Q

protočna struktura (cjevovod)

A

svaka razina izvodi jednu fazu, brže izvođenje n puta u n razina od korak-po-korak
slijedno: m naredbi * n perioda
protočno: n + (m-1)

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
22
Q

protočna kod ARM-a

A

3 razine: dohvat, dekodiranje, izvođenje (tipovi naredbi: obrada, prijenos, grananje)
obrada - paralelno za 3 naredbe

23
Q

koja su 2 pristupa memoriji kod Von Neumanna?

A

1 za izvođenje naredbe i 1 za dohvat strojnog koda iduće

24
Q

upravljački hazard ili hazard _?

A

grananja
već učitao naredbu ali zbog grananja mora nastaviti rad na nekoj drugoj adresi
b, bl, beq, itd

25
Q

open collector - priključci i/ili

A

omogućuju da se više izlaznih priključaka spoji na 1 sabirnicu i svi zajedno njome upravljaju u istom trenutku…
ako su svi prekidni neaktivni onda je i cijela sabirnica neaktivna (u visokoj razini), a ako se bilo koji aktivira i cijela sabirnica se

26
Q

Kako se U-I sabirnica može spojiti na procesor i memoriju?

A

1) zajednička UI i memorijska sabirnica

2) preko mosta ili međusklopa (neizravno)

27
Q

Što sabirnička transakcija (slijed koraka za čitanje/pisanje) sadrži?

A

zahtjev i odgovor (a unutar njih može biti adresa, podatak, naredba)

28
Q

koja je specifikacija/standard sabirnice za ARM?

A

AMBA2 - AHB (memorijska za frekvenciju clocka HCLK ulazni) i APB (UI za GPIO, RTC, UART)

29
Q

Kako se ubrzava komunikacija kod AHB?

A

tako što postoji preklapanje između adresne faze jednog pristupa i podatkovne faze prethodnog pristupa

30
Q

funkcije čitanja i pisanja ahb - apb mosta

A

pisanje - sa ahb na apb
čitanje - sa apb na ahb
*penable za prijenos

31
Q

koji su ulazni, izlazni i dvosmjerni uređaji?

A

ulazni: miš, tipkovnica, mikrofon, touchpad, skener, AD pretvornici, kamera, bar-kod čitač, senzor fizikalnih vel.
izlazni: zaslon, pisač, zvučnici, slušalice, projektor, DA pretvornici, releji, pulsni motori, pojačala
dvosmjerni: zaslon osjetljiv na dodir, gamepad, mreža, modemi, mem. kartice, pametni mobiteli i satovi, CD, eksterni diskovi

32
Q

2 načina adresiranja vanjskih jedinica?

A

memorijsko (iste naredbe i protokoli) i izdvojeno (različite naredbe i protokoli i posebni priključci; bez miješanja adresa i puni adresni prostor)

33
Q

rješenje kod jednolinijske sinkronizacije (jer inicijator Strobea ne zna je li suprotna strana spremna)

A

dvolinijska rukovanjem s 2 signala (READY i STROBE), tj data valid i accepted

34
Q

uvjetni prijenos - mana i prednost

A

mana - dugotrajno čekanje na spremnost
prednost - nema gubitaka/uvišestručenja podataka

*kad nam je bitna sinkronizacija, kad ne znamo trenutak ili brzinu

35
Q

tko inicira početak prijenosa kod prekidnog prijenosa?

A

sama vanjska jedinica kad je spremna za komunikaciju

*najbolji odabir… kad procesor mora obaviti više zadaća

36
Q

Što se događa ako se pošalje neispisivi ascii znak na lcd?

A

ništa, zanemaruje se

37
Q

Koji su dijelovi RTC-a?

A

upravljački dio, registri, brojilo, komparator

38
Q

ako se koristi prekid gdje se i što treba upisati za RTC?

A

1 (da generira prekide) ili 0 (da radi u uvjetnom načinu) u CR

39
Q

Kako se odvija DMA krađom ciklusa?

A

1) dma preuzme upravljanje nad sabirnicom
2) prenese 1 podatak (kod zaustavljanja procesora sve) {blokovski blok}
3) upravljanje nad sabirnicom se vraća procesoru
4) (dodatno) ponavljanje gornja tri koraka

40
Q

koje ahb sučelje se koristi za dma i dmac?

A

dma - master

dmac - slave

41
Q

koraci dmac načina rada:

A

1 konfiguracija
2 omogućavanje kanala, inicijalizacija na T
3 VJ postavlja dma zahtjev DMACu (mem-mem nema ovaj)
4 DMAC postavlja BUS zahtjev ARMu, nakon odobrenja preuzima sabirnicu, prenosi blok
5 interni brojač se smanjuje za svaki preneseni podatak
6 ponavljanje 3-5
7 onemogućavanje kanala nakon prijenosa zadnjeg podatka, postavlja se stanje spremnosti i prekid

42
Q

što uključuje konfiguriranje kanala?

A

zadavanje adrese izvora, odredišta, veličine bloka i transfera i konfiguracijske riječi (vel. pod. kao bajt ili riječ ili poluriječ)

43
Q

Zahtjev za prekidom DMAC

A

pomoću priključka INTR kad je spreman (cijeli DMA transfer završen; stanje se gleda u internom status-bistabilu)

44
Q

registar sizes dmac

A

12-bitno polje TS i 3-bitno polje BS

45
Q

Ulazne i izlazne jedinice za DMAC

A

jedinica ima FIFO s 8 riječi (32-bitni podaci) i 2 priključka (izlazni REQ i ulazni ACK) i daje zahtjev za prenosom kad ima 4 ili više podataka/slobodnih mjesta

46
Q

O čemu ovise upravljački signali na rastuć i ipadajući brid (FSM)?

A

naredbi koja se izvodi, nekim podacima, prethodnim stanjima puta podataka

47
Q

Što je RISC-V?

A

SPECIFIKACIJA naredaba procesora (nije arhitektura ni procesor)

48
Q

što se koristi umjesto halta kod risc-v jer ona ne postoji?

A

pseudonaredba halt koja se prevodi u 0x00000000 i time daje do znanja da je kraj programa

49
Q

Kod FRISCa load i store ne uzrokuju hazard (strukturni) zbog…

A

hardvardske arhitekture

50
Q

Što definira prekidni sustav?

A

broj prekidnih priključaka procesora, prioritet priključaka, kako se određuje adresa prekidnog potp., kako se prepoznaje UI jedinica koja je izazvala prekid
**ne definira način slanja podataka prekidnoj jedinici

51
Q

svojstva naredbi CISC

A

kompleksni formati naredbi, višestruko adresiranje operanada, velik broj naredbi
**nisu jednostavne naredbe

52
Q

četverostruko asocijativna memorija kapaciteta 1024B ako su potrebna 3 bita za adresiranje, veličina bloka?

A

četverostruko asocijativna -> 4 bloka
3 bita -> 2^3=8
1024/4=256
256/8=32 B

53
Q

Osnovni problem write-through algoritma pisanja u memoriju

A

negativan utjecaj na ukupne performanse

54
Q

koliko memorije može adresirati jalr?

A

8 mb

ARH (2 decks)

Brainscape helps you reach your goals faster, through stronger study habits.
© 2024 Bold Learning Solutions. Terms and Conditions