Speicher

Question 1

Anforderungen an Speicher

Answer 1

Persistente Speicherung

Veränderbarkeit und Lesbarkeit

Auswählbarkeit

Bündelung

Question 2

Speichertypen: Zugriffsart

Answer 2

sequenziell, strukturiert (SAM)

inhaltsbezogen (CAM)

wahlfrei adressierbar (RAM)

Question 3

Speichertypen: Änderbarkeit

Answer 3

ROM: fester Inhalt

PROM: einmalig programmierbar

RMM: mehrmalig schreibbar aber meist lesbar

EPROM: mehrmalig löschbar

RWM: beliebig oft schreiben und lesen

Question 4

Speichertypen: Persistenz

Answer 4

SRAM: statisch, flüchtig

DRAM: dynamisch, flüchtig

NVRAM: auch bei Spannungsabfall nicht flüchtig

Question 5

Speicherelement

Answer 5

physikalische speicherung

Question 6

Speicherzelle

Answer 6

Zusammenfassung von speicherelementen

Question 7

Zugriffsbreite

Answer 7

Paralleler Zugriff auf mehrere Speicherzellen

Question 8

Speicherwort

Answer 8

Feste Anzahl von Speicherzellen die als Block gelesen werden

Question 9

Speicherkapazität

Answer 9

Anzahl der Nutzbaren Speicherzellen

Question 10

Ansteuerung

Answer 10

Taktsynchron oder asynchron

Question 11

Refreshzeig

Answer 11

Zeit zum auffrischen des speichers nach zugriff

Question 12

Zugriffseit

Answer 12

minimale Latenz für Lese/Schreibzugriff

Question 13

Zykluszeit

Answer 13

Minimale Zeit zwischen aufeinanderfolgenden Lese/Schreib

Question 14

Auffrischen

Answer 14

bei speichern mit destruktiven Lesen

Question 15

Probleme der Speicherhirarchie

Answer 15

Abbildungsproblem

Identifikationsproblem

Ersetzungsproblem

Aktualisierungsproblem

Konsistenzproblem

Question 16

Grobdefinition: Cache

Answer 16

CAM (Content adressable meory)

Überbrückung von von unterschiedlichen Zugriffszeiten durch zwischenspeicherung

Question 17

Unified vs. Split Cache

Answer 17

Befehle und Daten getrennt oder zusammen gespeichert

Question 18

Struktur von Cache

Answer 18

Eintrag:

Datenblock (Cache LIne), dessen Adresse, adressteil als tag, statusinformation

Question 19

transparent Cache

Answer 19

transparent: Cache für befehlssatz unsichtbar
intransparent: cache durch Befehlssatz gesteuert

Question 20

Virtueller Cache +-

Answer 20

+ schnell

• invalidierung bei prozesswechel nötig

Question 21

Realer Cache +-

Answer 21

• langsam

+ snooping geeignet

+ direkter IO - Cache transfer möglich

Question 22

Cache: Harvard Architektur

Answer 22

Einzelner Daten und Befehlscache

Question 23

Cache: Princeton Architektur

Answer 23

Unified Cache für Daten und Befehle

Question 24

L1, L2, L3 Cache?

Answer 24

L1 direkt im Prozessor einzeln für Daten und befehle

L2 auch noch on chip aber unified

L3 unified und off chip

Question 25

Voll Assoziativer Cache

Answer 25

speicherblock kann sich in beliebigem cache frame befinden + gute trefferrare - komplizierte hardware

Question 26

Direkt Abgebildeter Cache

Answer 26

Ein Speicherblock kann sich nur in einem bestimmten speicherblock befinden + einfache Realisierung + schnell - schlechte trefferrate

Question 27

k-Wege Satz-Assoziativer Cache

Answer 27

Kompromiss aus direkt und assoziativ, mehrere direkte caches

Question 28

Speicher bei Mehrprogrammbetrieb

Answer 28

timesharing: Abarbeitungszeit zeitlich unterteilt partitionierung: Aufteilung des Hauptspeichers in bereiche

Question 29

Speicher: Swapping

Answer 29

bei timesharing wird der Speicher ganzer Prozesse auf Festplatte verschoben

Question 30

Virtueller Speicher

Answer 30

größerer adressraum als im Hauptspeicher möglich mehrere getrennte adressräume