Speicher Flashcards
Anforderungen an Speicher
Persistente Speicherung
Veränderbarkeit und Lesbarkeit
Auswählbarkeit
Bündelung
Speichertypen: Zugriffsart
sequenziell, strukturiert (SAM)
inhaltsbezogen (CAM)
wahlfrei adressierbar (RAM)
Speichertypen: Änderbarkeit
ROM: fester Inhalt
PROM: einmalig programmierbar
RMM: mehrmalig schreibbar aber meist lesbar
EPROM: mehrmalig löschbar
RWM: beliebig oft schreiben und lesen
Speichertypen: Persistenz
SRAM: statisch, flüchtig
DRAM: dynamisch, flüchtig
NVRAM: auch bei Spannungsabfall nicht flüchtig
Speicherelement
physikalische speicherung
Speicherzelle
Zusammenfassung von speicherelementen
Zugriffsbreite
Paralleler Zugriff auf mehrere Speicherzellen
Speicherwort
Feste Anzahl von Speicherzellen die als Block gelesen werden
Speicherkapazität
Anzahl der Nutzbaren Speicherzellen
Ansteuerung
Taktsynchron oder asynchron
Refreshzeig
Zeit zum auffrischen des speichers nach zugriff
Zugriffseit
minimale Latenz für Lese/Schreibzugriff
Zykluszeit
Minimale Zeit zwischen aufeinanderfolgenden Lese/Schreib
Auffrischen
bei speichern mit destruktiven Lesen
Probleme der Speicherhirarchie
Abbildungsproblem
Identifikationsproblem
Ersetzungsproblem
Aktualisierungsproblem
Konsistenzproblem
Grobdefinition: Cache
CAM (Content adressable meory)
Überbrückung von von unterschiedlichen Zugriffszeiten durch zwischenspeicherung
Unified vs. Split Cache
Befehle und Daten getrennt oder zusammen gespeichert
Struktur von Cache
Eintrag:
Datenblock (Cache LIne), dessen Adresse, adressteil als tag, statusinformation
transparent Cache
transparent: Cache für befehlssatz unsichtbar
intransparent: cache durch Befehlssatz gesteuert
Virtueller Cache +-
+ schnell
- invalidierung bei prozesswechel nötig
Realer Cache +-
- langsam
+ snooping geeignet
+ direkter IO - Cache transfer möglich
Cache: Harvard Architektur
Einzelner Daten und Befehlscache
Cache: Princeton Architektur
Unified Cache für Daten und Befehle
L1, L2, L3 Cache?
L1 direkt im Prozessor einzeln für Daten und befehle
L2 auch noch on chip aber unified
L3 unified und off chip
Voll Assoziativer Cache
speicherblock kann sich in beliebigem cache frame befinden
+ gute trefferrare
- komplizierte hardware
Direkt Abgebildeter Cache
Ein Speicherblock kann sich nur in einem bestimmten speicherblock befinden
+ einfache Realisierung
+ schnell
- schlechte trefferrate
k-Wege Satz-Assoziativer Cache
Kompromiss aus direkt und assoziativ, mehrere direkte caches
Speicher bei Mehrprogrammbetrieb
timesharing: Abarbeitungszeit zeitlich unterteilt
partitionierung: Aufteilung des Hauptspeichers in bereiche
Speicher: Swapping
bei timesharing wird der Speicher ganzer Prozesse auf Festplatte verschoben
Virtueller Speicher
größerer adressraum als im Hauptspeicher möglich
mehrere getrennte adressräume
