Rechnerstrukturen

Question 1

Was sind Left Shift und Right Shift?

Answer 1

Left Shift: x &laquo_space;y (x wird y-mal nach links geschoben)
Right Shift: x&raquo_space; y (x wird y-mal nach rechts geschoben)

Question 2

Wie ist ein Von Neumann Rechner aufgebaut?

Answer 2

Rechenwerk, Leitwerk (bilden zusammen CPU), Ein-/Ausgabewerk und Speicherwerk.
Kommunizieren über ein Bussystem.

Question 3

Wie ist das Rechenwerk aufgebaut und welche Funktionen hat es?

Answer 3

Register, Verknüpfungseinheit(ALU), Zustandsregister (Programmstatuswort PSW)
Rechenoperationen und logische Verknüpfungen mit den Werten aus den Registern

Question 4

Wie ist das Leitwerk aufgebaut und was sind seine Aufgaben?

Answer 4

Instruktionszähler (program counter PC), Instruktionsregister (instruction register IR), Prozessorstatus (processor status PS), Stapelzeiger (stack pointer SP) und Funktionsentschlüsselung (Microcodeinstruktionstabelle)
Steuert den Verarbeitungsfluss durch Instruktionen und Statussignalen, Interpretiert Instruktionen eines Programmes, Kommunikation mit ALU

Question 5

Wie ist das Speicherwerk aufgebaut?

Answer 5

Einzelne adressierbare Speicherzellen mit Bitmuster als Inhalt.
Inhalt nicht an Bitmuster erkennbar (Instruktion, Adresse, Daten oder nichts sinnvolles)

Question 6

Was ist das Ein-/Ausgabewerk?

Answer 6

Schnittstelle zur Außenwelt

Question 7

Was ist ein Bus?

Answer 7

Elektrische Verbindung zur Kommunikation mehrerer Hardware-Komponenten untereinander.
Besteht aus Steuerleitung, Datenleitung und Adressleitung.

Question 8

Was passiert in den einzelnen Phasen des Fetch-Decode-Execute-Writeback-Cycle?

Answer 8

1. Instruktionsholphase: PC gibt die Arbeitsspeicheradresse für die nächste Instruktion an; laden der Instruktion ins IR; PC um 1 erhöhen
2. Instruktionsentschlüsselung: Entschlüsselung der Instruktion mit Mikrocodeinstruktonstabelle
   3.Instruktionsausführung: Ausführung der Instruktion durch Ansteuerung der Teile der CPU
   4.Ergebnislieferung: Ergebnis der Instruktion an Arbeitsspeicher oder Register zurückgeben
   5.Wiederholen

Question 9

Welche Zustände übergibt das Programmstatuswort PSW?

Answer 9

Wird nach jeder ALU Operation gesetzt.

N: Ergebnis negativ
Z: Ergebnis 0
C: Übertrag (Carry)
P: Parity (even)
O: Überlauf ins Vorzeichen-Bit (Overflow)
E: Vergleich identisch
G: Vergleich größer

Question 10

Was sind die Merkmale einer CPU?

Answer 10

Zusammenfassung von Leit- und Rechenwerk auf einen Chip.

Datenbusbreite
Adressbusbreite
Registerbreite
Taktfrequenz
Instruktionssatz

Question 11

Was gibt der opcode an?

Answer 11

Instruktionsart, Adressierungsart und Instruktionsformat

Question 12

Was sind die verschieden Instruktionsarten(mit Beispiel)?

Answer 12

Transportinstruktionen: Kopiere Registerinhalt von A nach B
Instruktionen für arithmetische Operationen: Rechenarten, Shift left/Right
Instruktionen für logische Operation: AND, OR,…
Vergleiche: Vergleiche A mit B
Programmsprünge: bedingter/unbedingter Sprung
Ein-/Ausgabeinstruktionen: IN, OUT
Sonstiges: Halt

Question 13

Was sind die verschiedenen Instruktionsformate (mit Beispielen)?

Answer 13

Instruktionen ohne Adresse: Lösche Carry-flag

Ein-Adress-Instruktionen: Addiere ALU mit Speicherzelle

Zwei-Adress-Instruktionen: Addiere eine Speicherzelle mit einer anderen Speicherzelle

Drei-Adress-Instruktionen: Addiere eine Speicherzelle mit einer anderen Speicherzelle und speichere das Ergebnis in einer weiteren Speicherzelle

Question 14

Was sind die verschiedenen Adressierungsarten (mit Beispielen)?

Answer 14

Register: MOV A, B
Unmittelbar: MOV $0x100, A
Direkt (Absolut): MOV (0x100), A
Indirekt: MOV <0x100>, B oder <a>, B
Indiziert: MOV 0x4(0x100), B
Relativ: JNZ -0x4</a>

Question 15

Was passiert bei einem Unterprogrammsprung und wie kehrt man zurück ins Hauptprogramm?

Answer 15

Sprung mit CALL + Sprungadresse
Stack Pointer um 1 erhöhen
Wert des PC wird in Arbeitsspecherzelle geschrieben auf die der SP zeigt
Instruktion aus der Arbeitsspeicherzelle der Sprungadresse wird gelesen

Rückkehr mit RET
Speicherzelle auf der SP zeigt wird gelesen und in PC kopiert
SP wird um 1 verringert
nächste Instruktion des Hauptprogramms wird gelesen

Question 16

Vor- und Nachteile von mehr Bit bei einer CPU?

Answer 16

Vorteile
Mehr Arbeitsspeicher adressierbar
Rechnung mit größeren Zahlen schneller
Leistungsfähigere ISA möglich

Nachteile
ISA wird länger
Chip wird größer
Arbeitsspeicheradressen werden länger und damit Caches ineffektiver
Busse, Register brauchen mehr Platz
Höherer Stromverbrauch

Question 17

Was ist Emulation?

Answer 17

Interpretation eines fremden Instruktionssatzes mit meistens hohen Geschwindigkeitseinbußen.

Question 18

Was ist mit Pipelining gemeint und was sind die Probleme?

Answer 18

Anfangen eine neue Instruktion zu holen (Instruction-Fetch), wenn die vorherige Instruktion erst im zweiten Schritt ist (Instruction-Decode)

Probleme: Instruktionen müssen aufeinander warten

Question 19

Was ist eine Speicherzelle?

Answer 19

Die kleinste adressierbare Einheit im Arbeitsspeicher. Menge ans Bits die mit einer Adresse gelesen werden können.

Question 20

Was ist RAM?

Answer 20

random access memory
Les- und schreibbarer, flüchtiger Speicher
Unterscheidbar in:
SRAM: Speicherinhalt einmal schreiben und behält Wert, so lange Spannung anliegt (Register)
DRAM: Auffrischen des Inhalts alle paar Millisekunden notwendig, Zugriffszeit deutlich langsamer als SRAM (Arbeitsspeicher)

Question 21

Was ist ROM?

Answer 21

read only memory
Nicht änderbarer, nicht flüchtiger Speicher
Verwendung für vorgegebene und nicht änderbarer Firmware

Question 22

Was sind PROM und EEPROM?

Answer 22

PROM: Verwendung bei vorgegebener und nicht änderbarer Firmware bei kleinen Stückzahlen
EEPROM: einzelne Bytes elektronisch lösch- und programmierbar, aber begrenzte Anzahl an Schreibtyklen

Question 23

Was ist Flash memory?

Answer 23

Einsatz in SSD, USB…
Blöcke elektronisch lösch- und programmierbar
begrenzte Schreibzyklen
deutlich schneller als EEPROM

Question 24

Was ist NOVRAM?

Answer 24

nichtflüchtiger RAM
Betätigung durch Batterie für z.B. Uhr

Question 25

Was ist der Unterschied zwischen primär und sekundär Speicher?

Answer 25

primär: direkter Zugriff durch CPU (ALU, Cache)
sekundär: Zugriff durch CPU über über Ein-/Ausgabewerke in den primär Speicher

Question 26

Was ist das Lokalitätsprinzip?

Answer 26

Zeitliches Lokalitätsprinzip: Daten im Cache behalten, nicht immer wieder holen
Räumliches Lokalitätsprinzip: Ablegen einer ganzen Cache-Line, nicht nur aktuelle Adresse, sondern auch nachfolgende Adressen

Question 27

Was sind die Varianten der Schreibzugriffe auf Caches und wie funktionieren sie?

Answer 27

1. Write-Through: Wert wird bei jede, Cache-Hit aktualisiert
2. Write-Back: Wert wird beim Cache-Hit nur im Cache aktualisiert und ein dirty-Bit für die Cache-Line gesetzt. Cache-Line wird beim Löschen aus dem Cache in den Arbeitsspeicher geschrieben
3. Write-Allocation: auch bei Cache-miss wird in den Cache geschrieben, Dirty Bit gesetzt und restliche Cache-Line aus Arbeitsspeicher geholt. Schreiben in Arbeitsspeicher erst beim Löschen aus dem Cache (erst schneller beim 20er Mal

Question 28

Wie funktioniert ein Vollassoziativer Cache?

Answer 28

Die Adresse wird in zwei Teile zerlegt. Die erste Hälfte kommt zum Komperator, wo die Adressen später mit verglichen werden. Die zweite Hälfte sind die Daten der Cache-Line

Question 29

Wie funktioniert ein direktabbildener Cache?

Answer 29

Die Adresse wird in drei Teile zerlegt ( dabei n>i>k>=0) Die ersten Bits bilden die Adresse im Cache. Die mittleren Bits bestimmen die Cache-Line. Die letzten Bits bestimmen die Position in der Cache-Line.

Question 30

Wie hoch ist die Trefferrate eines Caches bzw. die mittlere Speicherzugriffszeit?

Answer 30

Trefferrate: h= #cache-hits/(#cache-hits + #cache-misses)
Mittlere Speicherzugriffszeit: t= c+(1-h)•m
Mit c= Zugriffszeit Cache und m= Zugriffszeit Arbeitsspeicher

Question 31

Wie läuft ein Bustransfer ab?

Answer 31

Ein Master kann einen Bustransfer einleiten. Slave muss auf Anfrage warten. Dann drei Möglichkeien: Busy Waiting (Master wartet auf Antwort von Slave), Polling (Master fragt Slave regelmäßig, ob er fertig ist), Interrupt ( Slave benachrichtigt Master über Interrupt-Leitung)

Question 32

Was für Busübertragungsrichtungen sind möglich?

Answer 32

Simplex-Verfahren: nur eine Richtung
Halb-duplex-Verfahren: beide Richtungen, aber nicht gleichzeitig
Voll-Duplex-Verfahren: beide Richtungen (oft zwei Leitungen)

Question 33

Was ist die Bus-Arbitation/-Verwaltung?

Answer 33

Sicherstellen, dass nur ein Master auf den Bus ist, z.B. über einen Bus-Arbiter.

Question 34

Was sind die verschiedenen Versionen von Bus-Arbitrationen?

Answer 34

1. Stichleitungen:jedes Gerät eine request- und grand- Leitung (Anfragen über Request und Erlaubnis über Grand)
2. Zentrales Daisy Chaining: Geräte hängen hintereinander, nur eine request-Leitung, Geräte geben grant-Signal weiter bis ein Gerät es will
3. Dezentrales Daisy Chaining: Geräte im Ring zusammen, Gerät zuletzt auf dem Bus wird Arbiter( Rolle wird immer weitergegeben)
4. Polling: gemeinsame request- und busy-Leitung,jedes Gerät eindeutige Adresse, Anfragen wenn busy frei, Freigabe über Adressleitung
5. CSMA: ohne Zuteilung senden,Test ob Bus frei dann senden(Kollision detection: senden wenn frei;Kollision avoidance:wenn frei Sendeanfrage)

Question 35

Was ist Time Division Multiple Access (TDMA)?

Answer 35

Synchron: zyklische time slots zum Senden
Asynchron: time slot nur nach Anfrage

Question 36

Was steht im USB-Protokoll bis 2.0?

Answer 36

1 Host und bis zu 127 Clients, nur Host beginnt Kommunikation, Pollen alle 1 ms ( Geräte abfragen, Discovery), nicht nur die Daten werden gesendet

Question 37

Was ist eine SSD?

Answer 37

Solid State Drive
Benutzt Flash Memory, Aufteilung in Sektoren (Reservesektoren)