BII Tema 1 Informatica Basica Flashcards
Unidades de medida de informacion.
Sistema internacional
Bit (b)
Byte (B) 1byte =8 bits
Kilobyte (Kb). 10^3
Megabyte (MB) 10^6
Gigabyte (GB) 10 ^9
Terabyte (TB)
Petabyte (PB)
Exabyte (EB)
Zettabyte (ZB)
Yottabyte (YB)
Ronnabyte (RB)
Quettabyte (QB)
Unidades de medida de informacion iso 80.000-13
Kibibyte (KiB). 2^10
Mebibyte (MiB) 2^20
Gibibyte (GiB) 2^30
Tebibyte (TiB) 2^40
Pebibyte (PiB)
Exbibyte (EiB)
Zebibyte (ZiB)
Yobibyte (YiB)
Que es un nible
Un conjunto de 4 bits
Conversiones decimal binario octadecimal y hexadecimal
CA1 complemento a1
CA2 complemento a2
Representación del signo
CA1 cambiar 1 por 0 y viceversa
CA2 Hacer el CA1 y sumarle 1
Codificación decimal BCD.
Exceso a3
Transforma dígito a dígito a 4 bits
Decimal codificado en binario
Pesos 8421.
Nota exceso a3 es sumarle 3 al natural BCD
Codificación decimal AIKEN
Pesos 2421.
Número decimal, transforma dígito a dígito a 4 bits
Sistema codificación ASCII
7bits + paridad
Sistema codificación UTF-8
Longitud variable de 1 a 4 bytes (mínimo 8bits)
Nota el utf-16 longitud variable de 2 a 4 bytes
Códigos detección de errores
Bit paridad
Checksum
CRC
Hash
Códigos de corrección de errores
Hamming
Golay
Reed-solomon
Barker
Hadamard
Principales registros de la cpu
Registros cpu para almacenar informacion
-Contador de programa (CP) - registro que contiene la dirección de memoria de la siguiente instrucción a ejecutar.
-RI registro de intruccion
-CIR Current instrucción registre. registro de instruccion. Se cargan las instrucciones q luego pasaran
-AC Acumulador almacena temporalmente resultados aritmético lógicos
- MAR memory address register. Cuando cargamos direcciones
-MDR Memory data register cuando cargamos datos
-flags/estado:para ver qué ha ocurrido
Contador de programa
Es un registro de la cpu que contiene la dirección de memoria de la siguiente instrucción a ejecutar
En Intel le llaman IP Instrucción Pointer (puntero de intruccion)
Arquitectura von newman
UC (unidad de control)+ ALU + registros+ 1 única memoria para instrucciones y datos.
Desventajas. Cuellos botella y seguridad
Arquitectura hardvard
Memoria separada para datos e instrucciones, 2 memorias y 2 buses con lo que no hay cuellos de botella
Mejora rendimiento al paralelizar datos e instrucciones
Mejora la seguridad
Ciclo de Fetch o ciclo de busqueda
Fetch (búsquedas)- decode (decodifica de instrucciones a micro instrucciones) - excute ( las ejecuta) writeback (de vuelta)
Cuantos buses hay
3 buses
- bus de control : para decir si escribimos o leemos
- Bus de direcciones : de que dirección de memoria quiero leer o escribir
- Bus de datos: transporta la información. Escritura a la memoria y lectura desde la memoria
Pipeline o segmentación de instrucciones
Paralelizar fases ciclo de Fetch
4 instrucciones en paralelo
Típica de arquitectura risc.
Consigue que haya instrucciones en paralelo. Gran rendimiento
Chipset norte y chipset sur
-Chipset norte: controla lo más rápido
Memoria RAM, AGP , pciexpress
-chipset sur: dispositivos E/S
FSB front side bus
Conecta el chipset norte con la cpu
En Intel se llama QPI (Quick path interconnect y DMI(direct media interface)
En AMD se llama hipertransport
Reloj del sistema
Hay dos relojes uno en la placa y otro en la cpu.
Cada componente una velocidad, el reloj de la cpu va muy rápido y el reloj de fuera los sincroniza.
Todo el ordenador funciona de manera sincrona
Medidas rendimiento computadora.
Velocidad procesador
Mips: millones de instrucciones por segundo
Mflops: millones de operaciones en coma flotante por segundo (Million floating-point operation per second)
Virtualización a nivel cpu
Intel vt-x ( dentro 2 ramas vt-d y vt-c)
Amd- amd-v
Jerarquía de la memoria.
De más rápido a más lento
Registros. El más rápido
Caché
Ram
Memorias cache
Son estáticas
-L1-cache nivel 1: cada núcleo tiene la suya. Hay 2 una para datos y otra para instrucciones
- L2 caché nivel 2 y L3 caché nivel 3 : actualmente pueden estar en cualquier sitio. Varios núcleos pueden compartirlos. Depende modelo
memoria RAM
Memoria de acceso aleatorio
Volátil.
Se dividen en :
-estáticas :no necesitan refresco a nivel de voltaje. La caché siempre es sram ( static RAM)
- dinamicas :dram necesitan que se refresque constantemente (Ddr)
Las dinámicas se dividen en:
-sincronas: SDRAM sincrona y dinamica. Tienen un reloj,se sincroniza con la CPU y mejora rendimiento
-asincronas : no tienen reloj
Memoria ROM
EPROM
EEPROM
ROM Memoria solo de lectura
EPROM se puede reprogramar con luz ultravioleta
EEPROM borrables electricamente
Memoria dinámica y memoria estatica
Dinámica necesita ciclos de refresco
Estática no necesita ciclos de refresco
Nvram
Memoria no volátil. Tiene una pila
Sram,sdram
Sram -Estatica
SDRAM - sincrona y dinamica
Ddr memorias
Doble data rate. El doble en el ciclo de reloj. Transfiere datos tanto en el ciclo de subida y en el de bajada.
Saca el doble de info con los mismo ciclos de reloj
Arquitectura cisc
-Instrucciones complejas
-Lógica programada ( actualizable)
-una instruccion puede durar varios ciclo de reloj
- temperaturas elevadas
-Muchos modos direccionamiento
-Consumo energía elevado
Arquitectura risc
-2 instrucciones - carga y almacena
-Lógica cableada - no actualizable
- una instrucción por ciclo de reloj
- témpera moderadas
- pocos modos direccionamientos
-bajo consumo energia