Brainscape's Knowledge GenomeTM

Browse over 1 million classes created by top students, professors, publishers, and experts.


See full index

Rechnerarchitektur > Architektur > Flashcards

Architektur Flashcards

Vorlesungsfolien

1
Q

CPU-Architektur

Welche Register gehören zur CPU?

A
  • Program Counter (PC),
  • Instruction Register (IR),
  • Stack Pointer (SP),
  • Flags,
  • General Purpose Registers (R1, R2,…)
  • Spezialregister wie Segmentregister, Basisregister & Limitregister​
How well did you know this?
1
Not at all
2
3
4
5
Perfectly
2
Q

CPU-Architektur

Was macht das Instruction Register (IR)?

A

Es enthält den gerade in Ausführung befindlichen Befehl​.

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
3
Q

CPU-Architektur

Welche Funktion hat der Program Counter (PC)?

A

Er enthält die Adresse des gerade ausgeführten Befehls​.

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
4
Q

CPU-Architektur

Wofür wird der Stack Pointer (SP) verwendet?

A

Er enthält die Adresse des Stacks​.

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
5
Q

CPU-Architektur

Was sind General Purpose Registers?

A

Sie sind Daten- und Adressregister, die von der CPU für verschiedene Zwecke genutzt werden können

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
6
Q

CPU-Architektur

Welche speziellen Register können CPUs haben?

A

Segmentregister und Basis- sowie Limitregister für virtuellen Speicher und Multimediaanwendungen​.

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
7
Q

Arithmetic Logic Unit (ALU)

Was ist die ALU?

A

Die Arithmetic Logic Unit, auch „Rechenwerk“ genannt, führt arithmetische und logische Operationen aus

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
8
Q

Befehlsausführung

Welche Schritte umfasst die Befehlsausführung?

A
  1. Lesen der nächsten Anweisung ins IR
  2. Erhöhen des PC
  3. Art und Adressierung der Anweisung ermitteln
  4. Adresse berechnen, falls ein Wort aus dem Speicher benötigt wird
  5. Laden der Werte in ein Register
  6. Ausführen der Instruktion
  7. Eventuelles Zurückschreiben von Werten in den Speicher
  8. Weiter mit Schritt 1
How well did you know this?
1
Not at all
2
3
4
5
Perfectly
9
Q

RISC vs. CISC

Was sind die Hauptmerkmale von RISC?

A
  • Einfache und schnelle Befehle
  • Wichtige Befehle sind in einem Takt ausführbar
  • Viele Register​.
How well did you know this?
1
Not at all
2
3
4
5
Perfectly
10
Q

RISC vs. CISC

Was sind die Hauptmerkmale von CISC?

A
  • Komplexe Befehle, die oft viele Takte brauchen, die die CPU im optimalen Fall besser parallelisieren kann
  • Neue Befehle durch Mikroprogramme „lernen“.
How well did you know this?
1
Not at all
2
3
4
5
Perfectly
11
Q

RISC vs. CISC

Was sind die Vorteile von RISC?

A
  • Einfache Logik
  • weniger Schaltungen
  • billiger und zeitweise schneller als CISC.
How well did you know this?
1
Not at all
2
3
4
5
Perfectly
12
Q

RISC vs. CISC

Was sind die Nachteile von RISC?

A
  • Größere Programme
  • Compiler müssen Befehle geschickt anordnen
  • nicht mehr effizient „von Hand“ programmierbar
How well did you know this?
1
Not at all
2
3
4
5
Perfectly
13
Q

RISC vs. CISC

Was sind die Vorteile von CISC?

A
  • Bessere Parallelisierung im optimalen Fall
  • Neue Befehle durch Änderung der Mikroprogramme lernbar​.
How well did you know this?
1
Not at all
2
3
4
5
Perfectly
14
Q

RISC vs. CISC

Was sind die Nachteile von CISC?

A
  • Die Interpretation komplexer Befehle braucht Zeit
  • Parallelisierung ist kompliziert
  • mehr Schaltungen
  • teurer​.
How well did you know this?
1
Not at all
2
3
4
5
Perfectly
15
Q

Pipelines

Was ist der Zweck einer Pipeline in der CPU?

A

Erhöhung des Durchsatzes, da abgearbeitete Befehle pro Zeit steigen

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
16
Q

Pipelines

Was sind die Probleme bei der Verwendung von Pipelines?

A

Stau (wenn ein Element der Pipeline warten muss, blockiert die ganze Pipeline) und Leerlaufen (bei Sprungbefehlen muss die Pipeline raten, falsch geraten bedeutet, die Pipeline muss geleert werden)​.

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
17
Q

Pipelines

Was ist eine parallele Pipeline?

A

Einige Befehle sind parallel ausführbar und können in parallelen Pipelines ausgeführt werden, allerdings ist die Anzahl paralleler Pipelines begrenzt und der Test auf Parallelisierbarkeit wird immer komplizierter​.

18
Q

Superskalare Prozessoren

Was ist ein superskalarer Prozessor?

A

Ein Prozessor, der verschiedene „Units“ parallelisiert, um Speicherzugriffe und Rechenoperationen zu beschleunigen​

19
Q

Speicheradressen und Alignment

Was ist Word-Alignment und warum ist es wichtig?

A

Word-Alignment bedeutet, dass Datenstrukturen so angeordnet sind, dass sie auf Wortgrenzen ausgerichtet sind, was für manche CPUs wichtig ist, um Zugriffszeiten zu optimieren und Fehler zu vermeiden.

20
Q

Speicherhierarchie

Was ist die Speicherhierarchie in einem Computer?

A

Die Anordnung von Speichermedien in einer Hierarchie basierend auf Geschwindigkeit und Kosten, z.B. Register, Cache, Hauptspeicher und sekundäre Speicher​

21
Q

CPU Cache

Was ist der CPU Cache?

A

Ein schneller Zwischenspeicher, der häufig verwendete Daten und Befehle speichert, um die Zugriffszeit zu reduzieren​.

22
Q

Kodierung

Was ist ASCII?

A

American Standard Code for Information Interchange also eine Kodierung für Text, bei der jedem Buchstaben, Symbol oder Steuerzeichen eine Zahl zugewiesen wird.

23
Q

Kodierung

Was ist Unicode?

A

Ein Standard, der jedem Zeichen in den meisten Schriftsprachen eine eindeutige Nummer zuweist und verschiedene Kodierungen wie UTF-8, UTF-16 und UTF-32 unterstützt​.

24
Q

Kodierung

Was ist UTF-8?

A

Eine Unicode-Kodierung, die variable Längen für jedes Zeichen verwendet und rückwärtskompatibel zu ASCII ist​.

25
Q

Kodierung

Was ist UTF-16?

A

Eine Unicode-Kodierung, bei der jedes Zeichen mindestens 2 Byte benötigt und Zeichen oberhalb von 0xFFFF als Sequenz von 16-Bit-Worten gespeichert werden.

26
Q

Kodierung

Was ist UTF-32?

A

Eine Unicode-Kodierung, bei der alle Zeichen 4 Byte lang sind, was für interne Datenformate nützlich sein kann, aber für externe Formate zu viele Bits verschwendet​.

27
Q

IO-Ports und Interrupts

Was sind IO-Ports?

A

Adressen, über die die CPU mit Peripheriegeräten kommuniziert, z.B. Statusregister, Steuerregister, Befehlsregister, Data-In- und Data-Out-Register​

28
Q

IO-Ports und Interrupts

Was ist Direct Memory Access (DMA)?

A

Eine Technik, bei der ein DMA-Controller die Datenübertragung zwischen Speicher und IO-Geräten übernimmt, um die CPU zu entlasten.

29
Q

Interrupt Controller

Was ist ein Programmable Interrupt Controller (PIC)?

A

Ein Gerät, das mehrere Interrupts verwaltet und der CPU die Priorität der Interrupts signalisiert

30
Q

Interrupt Controller

Was ist das Interrupt Request Register (IRR)?

A

Ein Register im PIC, das anzeigt, ob ein IO-Controller einen Interrupt auslösen möchte.

31
Q

Pipelining (Vertiefung)

Was versteht man unter einem Pipeline-Stall?

A

Ein Pipeline-Stall tritt auf, wenn eine Pipeline auf Daten oder Ressourcen warten muss, was die gesamte Pipeline verlangsamt oder stoppt.

32
Q

Branch Prediction

Was ist Branch Prediction?

A

Branch Prediction ist eine Technik, bei der der Prozessor die Richtung eines Sprungbefehls vorhersagt, um den Pipeline-Stall zu minimieren.

33
Q

Superskalare Architekturen

Wie unterscheiden sich superskalare Architekturen von herkömmlichen RISC-Architekturen?

A

Superskalare Architekturen können mehrere Instruktionen pro Taktzyklus ausführen, während herkömmliche RISC-Architekturen meist nur eine Instruktion pro Taktzyklus ausführen.

34
Q

Out-of-Order Execution

Was ist Out-of-Order Execution?

A

Out-of-Order Execution ist eine Technik, bei der Instruktionen nicht in der Reihenfolge ihrer Ausgabe ausgeführt werden, sondern basierend auf der Verfügbarkeit von Operanden und Ressourcen, um die CPU-Auslastung zu optimieren.

35
Q

Spekulative Ausführung

Was versteht man unter spekulativer Ausführung?

A

Spekulative Ausführung ist eine Technik, bei der der Prozessor Instruktionen im Voraus ausführt, die möglicherweise benötigt werden, um die Leistung zu verbessern.

36
Q

Cache-Kohärenz

Warum ist Cache-Kohärenz wichtig in Mehrkernprozessoren?

A

Cache-Kohärenz stellt sicher, dass alle CPU-Kerne konsistente und aktuelle Daten in ihren Caches haben, was wichtig für die korrekte Ausführung paralleler Programme ist.

37
Q

Harvard-Architektur (Vertiefung)

Wie unterscheiden sich Harvard- und von-Neumann-Architekturen hinsichtlich Speicherzugriff?

A

Die Harvard-Architektur verwendet getrennte Speicher für Befehle und Daten, was parallelen Zugriff ermöglicht, während die von-Neumann-Architektur einen gemeinsamen Speicher für beides verwendet.

38
Q

Vorteile von Multithreading

Welche Vorteile bietet Multithreading in modernen CPUs?

A

Multithreading erhöht die CPU-Auslastung und Effizienz, indem es Wartezeiten aufgrund von Speicherzugriffen oder anderen Ressourcenengpässen reduziert.

39
Q

Direct Memory Access (DMA)

Was ist Direct Memory Access (DMA) und wie funktioniert es?

A

DMA ist eine Technik, bei der Peripheriegeräte direkt auf den Speicher zugreifen können, ohne die CPU zu belasten, was den Datenübertragungsprozess beschleunigt.

40
Q

Cache-Speicher

Welche Arten von Cache-Speichern gibt es und wie unterscheiden sie sich?

A
  • Es gibt L1-, L2- und L3-Cache-Speicher.
  • L1 ist der schnellste und kleinste und direkt im Prozessor integriert.
  • L2 ist größer und langsamer und entweder im Prozessor oder auf dem Motherboard.
  • L3 ist am größten und langsamsten und meist auf dem Motherboard und dient zur Unterstützung von L1 und L2.

Rechnerarchitektur (17 decks)

Brainscape helps you reach your goals faster, through stronger study habits.
© 2024 Bold Learning Solutions. Terms and Conditions