Reset i distribucija takta

Question 1

Koji tipovi reseta postoje?

Answer 1

1) Sistemski reset
2) Power reset
3) Reset backup domena

Question 2

Koji pin se koristi za eksterni reset i koja je aktivna vrednost?

Answer 2

NRST (Negative Reset) pin, aktivna vrednost je 0

Question 3

Kako se aktivira softverski reset i koji je to tip reseta?

Answer 3

Sistemski reset, preko bita SYSRESETREQ u SCB_AIRCR registru

Question 4

Kada odbroje do kraja, koji tajmeri aktiviraju reset i koji je to reset?

Answer 4

Sistemski reset, WWDG (Window Watchdog) i IWDG (Independent Watchdog)

Question 5

Kada se aktivira low-power management reset i koji je to tip reseta?

Answer 5

Sistemski reset, ukoliko je podešeno, umesto ulaska u stop i standby generiše reset.

Question 6

Kada se sve vrši sistemski reset?

Answer 6

• Nula na NRST pinu
• WWDG i IWDG odbrojili do kraja
• Aktivirao se softverski reset (SYSRESETREQ u SCB_AIRCR)
• Low-power management reset

Question 7

Šta se dešava prilikom power reseta?

Answer 7

Resetuju se svi registri osim backup domena

Question 8

Šta je backup domen?

Answer 8

To je skup registara u koji možemo da zapamtimo do 20B

Question 9

Kada se sve vrši power reset?

Answer 9

• Prilikom paljenja (POR = Power On Reset)
• Prilikom gašenja (PDR = Power Down Reset)
• Prilikom izlaska iz standby moda

Question 10

Kada se sve vrši reset backup domena?

Answer 10

• Aktivirao se softverski (BDRST u RCC_BDCR)
• Pojavilo se napajanje, a da ranije nije bilo ni Vdd (glavno sistemsko napajanje) ni Vbat (baterijsko napajanje)

Question 11

Kako se softverski resetuje backup domen?

Answer 11

Setovanjem bita BDRST u RCC_BDCR (Backup Domain Control Register)

Question 12

Šta je standby mod?

Answer 12

Mod za najmanju potrošnju električne energije

Question 13

Koliko imamo izvora signala takta?

Answer 13

4

Question 14

Koliko imamo brzih, a koliko sporih signala takta?

Answer 14

2 brza i 2 spora signala takta

Question 15

Koliko imamo internih, a koliko eksternih signala takta?

Answer 15

2 interna i 2 eksterna signala takta

Question 16

Koji izvori signala takta postoje?

Answer 16

HSI RC, HSE OSC, LSI RC, LSE OSC

Question 17

Šta je PLL?

Answer 17

PLL (Phase-Locked Loop) je komponenta za generisanje viših učestanosti takta (clock multiplier)

Question 18

Kako se može smanjiti učestanost signala takta?

Answer 18

Deliocima učestanosti takta

Question 19

Na koji pin možemo neki interni signal takta da propustimo?

Answer 19

MCO = Microcontroller Clock Output

Question 20

Koju učestanost ima HSI?

Answer 20

8MHz

Question 21

Koju učestanost ima HSE?

Answer 21

4-16Mhz

Question 22

Koju učestanost ima LSI?

Answer 22

40kHz

Question 23

Koju učestanost ima LSE?

Answer 23

32,768kHz

Question 24

Koji izvor takta koristimo za merenje vremena?

Answer 24

HSE, a u low-power režimu rada LSE

Question 25

Kako proizvođač podešava HSI, a kako korisnik?

Answer 25

Proizvođač postavlja HSICAL, a korisnik HSITRIM polja za kalibraciju u RCC_CR

Question 26

Šta znači da HSE oscilator radi u bypass režimu?

Answer 26

Kada se dovede eksterni signal takta umesto eksternog kristala ili stabilizatora

Question 27

Zašto LSI ne možemo koristiti za merenje vremena?

Answer 27

Zato što je RC oscilator, logika pokretana ovim taktom troši malo, ali ne znamo njegovu frekvenciju i ona se može menjati

Question 28

Za šta su namenjeni LSI i LSE oscilatori, kad ne mogu da pokreću procesor jer su spori?

Answer 28

Namenjeni su za merenje vremena i za pokretanje watch dog tajmera

Question 29

Na šta moramo da vodimo računa da bi neka periferija radila?

Answer 29

Da bi neka periferija radila, signal takta mora biti omogućen (Peripheral Clock Enable - RCC_APB2(1)ENR) na svim mestima na kojima možemo da ga kontrolišemo na putanji od izvora do same periferije koja ga koristi

Question 30

Šta je sistemski takt (SYSCLK)?

Answer 30

Takt koji se deli dalje prema periferijama, memorijama i procesorskom jezgru (uz deljenje učestanosti)

Question 31

Šta podrazumevano koristi SYSCLK, a šta treba da uradimo da bismo dostigli maksimalnu brzinu?

Answer 31

Podrazumevano koristi HSI RC oscilator, ali za maksimalnu brzinu treba da uključimo PLL, a za apsolutni maksimum treba da koristimo i HSE OSC

Question 32

Šta mora biti izlat PLL clock multipliera ako se koristi USB?

Answer 32

48MHz ili 72MHz (da bismo kasnije podelili sa 1.5)

Question 33

Šta je CSS komponenta i za šta služi?

Answer 33

CSS = Clock Security System komponenta Ako detektuje otkaz HSE gasi ga i gasi PLL, pa uključuje i propušta HSI

Question 34

Šta znači RCC?

Answer 34

RCC = Reset and Clock Control

Question 35

Navedi registre koji su nam od interesa u RCC bloku?

Answer 35

RCC_CR = Clock Control Register RCC_CIR = Clock Interrupt Register RCC_CFGR = Clock Configuration Register RCC_APB2(1)RSTR = APB2(1) Peripheral Reset Register RCC_AHBENR = AHB Peripheral Clock Enable Register RCC_APB2(1)ENR = APB2(1) Peripheral Clock Enable Register RCC_BDCR = Backup Domain Control Register RCC_CSR = Control and Status Register

Question 36

Šta znači APB, a šta AHB?

Answer 36

APB = Advanced Peripheral Bus AHB = Advanced High-performance Bus