Brainscape's Knowledge GenomeTM

Browse over 1 million classes created by top students, professors, publishers, and experts.


See full index

AK > Kolos > Flashcards

Kolos Flashcards

1
Q

Moc obliczeniowa komputerów wektorowych: zależy od liczby stopni potoku

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
2
Q

Moc obliczeniowa komputerów wektorowych: jest odwrotnie proporcjonalna do długości taktu zegarowego

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
3
Q

Moc obliczeniowa komputerów wektorowych: jest wprost proporcjonalna do długości taktu zegarowego

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
4
Q

Moc obliczeniowa komputerów wektorowych: zależy wprost proporcjonalnie od liczby rozkazów wykonywanych łańcuchowo

A

T/N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
5
Q

Moc obliczeniowa komputerów wektorowych: zależy odwrotnie proporcjonalnie od liczby jednostek potokowych połączonych łańcuchowo

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
6
Q

Moc obliczeniowa komputerów wektorowych: zmierza asymptotycznie do wartości maksymalnej wraz ze wzrostem długości wektora

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
7
Q

Moc obliczeniowa komputerów wektorowych: nie zależy od długości wektora

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
8
Q

Moc obliczeniowa komputerów wektorowych: zależy liniowo od długości wektora

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
9
Q

Wskaż, które z poniższych list są rosnąco uporządkowane według skalowalności: systemy ściśle połączone, systemy ze wspólną pamięcią, systemy SMP

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
10
Q

Wskaż, które z poniższych list są rosnąco uporządkowane według skalowalności: systemy ze wspólna magistralą, systemy wielomagistralowe, systemy z przełącznicą krzyżową

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
11
Q

Wskaż, które z poniższych list są rosnąco uporządkowane według skalowalności: systemy SMP, systemy z pamięcią wieloportową, systemy z przełącznicą krzyżową

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
12
Q

Wskaż, które z poniższych list są rosnąco uporządkowane według skalowalności: NUMA, MPP, SMP

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
13
Q

Wskaż, które z poniższych list są rosnąco uporządkowane według skalowalności: systemy z pamięcią wspólną ,o niejednorodnym dostępie do pamięci, z pamięcią rozproszoną

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
14
Q

Wskaż, które z poniższych list są rosnąco uporządkowane według skalowalności: NUMA, klastry, UMA

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
15
Q

Wskaż, które z poniższych list są rosnąco uporządkowane według skalowalności: systemy symetryczne, systemy o niejednorodnym dostępie do pamięci, systemy z przesyłem komunikatów

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
16
Q

Komputery macierzowe: maja w liście rozkazów m.in. rozkazy operujące na wektorach danych

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
17
Q

Komputery macierzowe: maja macierzowe potokowe układy arytmetyczne

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
18
Q

Komputery macierzowe: maja w typowych rozwiązaniach zestaw pełnych procesów połączonych siecią połączeń

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
19
Q

Komputery macierzowe:wykonują synchroniczną operację wektorową w sieci elementów przetwarzających

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
20
Q

Przetwarzanie potokowe: nie jest realizowane dla operacji zmiennoprzecinkowych

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
21
Q

Przetwarzanie potokowe: nie jest realizowane w procesorach CISC

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
22
Q

Przetwarzanie potokowe: daje przyspieszenie nie większe od liczby segmentów (stopni) jednostki potokowej

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
23
Q

Przetwarzanie potokowe: w przypadku wystąpienia zależności między danymi wywołuje błąd i przerwanie wewnętrzne

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
24
Q

Przetwarzanie potokowe: jest realizowane tylko dla operacji zmiennoprzecinkowych

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
25
Q

W procesorach superskalarnych: liczba rozkazów, które procesor może wykonać w 1 takcie zależy od liczby jednostek potokowych w procesorze

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
26
Q

W procesorach superskalarnych: liczba rozkazów, które procesor może wykonać w jednym takcie, zależy od liczby stopni potoku

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
27
Q

W procesorach superskalarnych: liczba rozkazów pobieranych z pamięci, w każdym takcie musi przekraczać liczbę jednostek potokowych

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
28
Q

W procesorach superskalarnych: liczba rozkazów, które procesor może wykonać w taktach zależy od liczby jednostek potokowych w procesorze

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
29
Q

Systemy SMP: wykorzystują protokół MESI do sterowania dostępem do wspólnej magistrali

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
30
Q

Systemy SMP: posiadają skalowalne procesory

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
31
Q

Systemy SMP: posiadają pamięć fizycznie rozproszoną, ale logicznie wspólną

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
32
Q

Komputery wektorowe: posiadają jednostki potokowe o budowie wektorowej

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
33
Q

Komputery wektorowe: posiadają w liście rozkazów m.in. rozkazy operujące na wektorach danych

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
34
Q

Komputery wektorowe: wykorzystują od kilku do kilkunastu potokowych jednostek arytmetycznych

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
35
Q

Komputery wektorowe: posiadają listę rozkazów operujących wyłącznie na wektorach

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
36
Q

Procesory wektorowe: Mogą być stosowane w systemach wieloprocesorowych

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
37
Q

Procesory wektorowe: mają listę rozkazów operującą jedynie na wektorach

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
38
Q

Procesory wektorowe: mają moc kilka razy większą od procesorów skalarnych

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
39
Q

Systemy MPP są zbudowane z węzłów którymi mogą być: systemy SMP

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
40
Q

Systemy MPP są zbudowane z węzłów którymi mogą być: konstelacje

A

?

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
41
Q

Systemy MPP są zbudowane z węzłów którymi mogą być: klastry

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
42
Q

Systemy MPP są zbudowane z węzłów którymi mogą być: systemy NUMA

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
43
Q

Systemy MPP są zbudowane z węzłów którymi mogą być: procesory

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
44
Q

W architekturze NUMA: dane są wymieniane między węzłami w postaci linii pamięci podręcznej (PaP)

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
45
Q

W architekturze NUMA: spójność PaP węzłów jest utrzymywana za pomocą protokołu MESI

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
46
Q

W architekturze NUMA: czas dostępu do pamięci lokalnej w węźle jest podobny do czasu dostępu do
pamięci nielokalnej

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
47
Q

W architekturze NUMA: czas zapisu danych do pamięci nielokalnej może być znacznie dłuższy od czasu odczytu z tej pamięci

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
48
Q

W architekturze NUMA: Każdy procesor ma dostęp do pamięci operacyjnej każdego węzła

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
49
Q

W architekturze NUMA: Procesy komunikują się poprzez przesył komunikatów

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
50
Q

W architekturze NUMA: Pamięć operacyjna jest rozproszona fizycznie pomiędzy węzłami, ale wspólna logicznie

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
51
Q

Mechanizmy potokowe stosowane są w celu: uszeregowania ciągu wykonywanych rozkazów

A

N

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
52
Q

Mechanizmy potokowe stosowane są w celu: uzyskania równoległej realizacji rozkazów

A

T

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
53
Q

Mechanizmy potokowe stosowane są w celu: przyspieszenia realizacji rozkazów

A

T

54
Q

Protokół MESI: jest wykorzystywany do sterowania dostępem do magistrali w systemie SMP

A

N

55
Q

Protokół MESI: zapewnia spójność pamięci cache w systemie SMP

A

T

56
Q

Protokół MESI: służy do wymiany komunikatów w systemie MPP

A

N

57
Q

Protokół MESI: chroni przed hazardem w proc superskalarnych

A

N

58
Q

Mechanizm skoków opóźnionych: polega na opóźnianiu wykonywania skoku do czasu wykonania rozkazu następnego za skokiem

A

T

59
Q

Mechanizm skoków opóźnionych: wymaga wstrzymania potoku na jeden takt

A

N

60
Q

Mechanizm skoków opóźnionych: powoduje błąd na końcu pętli

A

N

61
Q

Mechanizm skoków opóźnionych: wymaga umieszczenia rozkazu NOP za rozkazem skoku lub reorganizacje programu

A

T

62
Q

Charakterystyczne cechy architektury MPP: spójność pamięci podręcznej wszystkich węzłów

A

N

63
Q

Charakterystyczne cechy architektury MPP: fizycznie rozproszona PaO

A

T

64
Q

Charakterystyczne cechy architektury MPP: fizycznie rozproszona PaO, ale logicznie wspólna

A

N

65
Q

Charakterystyczne cechy architektury MPP: przesył komunikatów między procesorami

A

T

66
Q

Charakterystyczne cechy architektury MPP: niska skalowalność

A

N

67
Q

Charakterystyczne cechy architektury MPP: jednorodny dostęp do pamięci wszystkich węzłów

A

N

68
Q

Jak można ominąć hazard danych: poprzez rozgałęzienia

A

N

69
Q

Jak można ominąć hazard danych: poprzez uproszczenie adresowania - adresowanie bezpośrednie

A

N

70
Q

Jak można ominąć hazard danych: przez zamianę rozkazów

A

T

71
Q

Cechy architektury CISC: czy może być wykonana w VLIW

A

N

72
Q

Cechy architektury CISC: czy występuje model wymiany danych typu pamięć - pamięć

A

T

73
Q

Cechy architektury CISC: jest mała liczba rozkazów

A

N

74
Q

Cechy architektury RISC: czy występuje model wymiany danych typu rej-rej

A

T

75
Q

Cechy architektury RISC: jest mała liczba trybów adresowania

A

T

76
Q

Cechy architektury RISC: jest wykonywanych kilka rozkazów w jednym takcie

A

T

77
Q

Cechy architektury RISC: jest wykonywanych kilka rozkazów w jednym takcie (w danej chwili czasu)

A

T

78
Q

Cechy architektury RISC: jest wykonywanych kilka instrukcji procesora w jednym rozkazie asemblerowym

A

N

79
Q

Cechy architektury RISC: układ sterowania w postaci logiki szytej

A

T

80
Q

Przepustowość (moc obliczeniowa) dużych komputerów jest podawana w: GFLOPS

A

T

81
Q

Przepustowość (moc obliczeniowa) dużych komputerów jest podawana w: Liczbie instrukcji wykonywanych na sekundę

A

N

82
Q

Przepustowość (moc obliczeniowa) dużych komputerów jest podawana w: Liczbie operacji zmiennoprzecinkowych na sekundę

A

T

83
Q

Przepustowość (moc obliczeniowa) dużych komputerów jest podawana w: Mb/sek

A

N

84
Q

Podstawą klasyfikacji Flynna jest: Liczba jednostek przetwarzających i sterujących w systemach komputerowych

A

N

85
Q

Podstawą klasyfikacji Flynna jest: Protokół dostępu do pamięci operacyjnej

A

N

86
Q

Podstawą klasyfikacji Flynna jest: Liczba strumieni rozkazów i danych w systemach komputerowych

A

T

87
Q

Podstawą klasyfikacji Flynna jest: Liczba modułów pamięci operacyjnej w systemach komputerowych

A

N

88
Q

Rozkazy wektorowe mogą być realizowane przy wykorzystaniu: Macierzy elementów przetwarzających

A

T

89
Q

Rozkazy wektorowe mogą być realizowane przy wykorzystaniu: Zestawu procesorów superskalarnych

A

N

90
Q

Rozkazy wektorowe mogą być realizowane przy wykorzystaniu: Technologii MMX

A

T

91
Q

Rozkazy wektorowe mogą być realizowane przy wykorzystaniu: Sieci połączeń typu krata

A

N

92
Q

Rozkazy wektorowe mogą być realizowane przy wykorzystaniu: Potokowych jednostek arytmetycznych

A

T

93
Q

Architektura superskalarna: Dotyczy systemów SMP

A

T

94
Q

Architektura superskalarna: Wymaga zastosowania protokołu MESI

A

N

95
Q

Architektura superskalarna: Umożliwia równoległe wykonywanie kilku rozkazów w jednym procesorze

A

T

96
Q

Architektura superskalarna: Wywodzi się z architektury VLIW

A

N

97
Q

Klastry: Mają średnią skalowalność

A

N

98
Q

Klastry: Wykorzystują model wspólnej pamięc

A

N

99
Q

Klastry: W węzłach mogą wykorzystywać systemy SMP

A

T

100
Q

Klastry: Do komunikacji między procesami wykorzystują przesył komunikatów

A

N

101
Q

Klastry: Wykorzystują przełącznicę krzyżową jako sieć łączącą węzły

A

N

102
Q

Klastry: W każdym węźle posiadają pełną instalację systemu operacyjnego

A

T

103
Q

Pojęcie równoległości na poziomie rozkazów: Dotyczy architektury MIMD

A

N

104
Q

Pojęcie równoległości na poziomie rozkazów: Odnosi się m.in. do przetwarzania potokowego

A

T

105
Q

Pojęcie równoległości na poziomie rozkazów: Dotyczy architektury MPP

A

N

106
Q

Pojęcie równoległości na poziomie rozkazów: Dotyczy m.in. architektury superskalarnej

A

T

107
Q

Systemy wieloprocesorowe z pamięcią wspólną: Zapewniają jednorodny dostęp do pamięci

A

N

108
Q

Systemy wieloprocesorowe z pamięcią wspólną: Mogą wykorzystywać procesory CISC

A

T

109
Q

Systemy wieloprocesorowe z pamięcią wspólną: Są wykorzystywane w klastrach

A

T

110
Q

Systemy wieloprocesorowe z pamięcią wspólną: Wykorzystują przesył komunikatów między procesorami

A

N

111
Q

Systemy wieloprocesorowe z pamięcią wspólną: Wykorzystują katalog do utrzymania spójności pamięci podręcznych

A

N

112
Q

Hazard danych: czasami może być usunięty przez zmianę kolejności wykonania rozkazów;

A

T

113
Q

Hazard danych: nie występuje w architekturze superskalarnej;

A

N

114
Q

Hazard danych: jest eliminowany przez zastosowanie specjalnego bitu w kodzie programu;

A

N

115
Q

Hazard danych: może wymagać wyczyszczenia potoku i rozpoczęcia nowej (…).

A

N

116
Q

Przetwarzanie wielowątkowe: zapewnia lepsze wykorzystanie potoków;

A

T

117
Q

Przetwarzanie wielowątkowe: minimalizuje straty wynikające z chybionych odwołań do pamięci podręcznej;

A

T

118
Q

Przetwarzanie wielowątkowe: wymaga zwielokrotnienia zasobów procesora (rejestry, licznik rozkazów…);

A

N

119
Q

Przetwarzanie wielowątkowe: nie może być stosowane w przypadku hazardu danych.

A

N

120
Q

Okna rejestrów: chronią przez hazardem danych;

A

N

121
Q

Okna rejestrów: minimalizują liczbę odwołań do pamięci operacyjnej przy operacjach (…)

A

T

122
Q

Okna rejestrów: są charakterystyczne dla architektury CISC;

A

N

123
Q

Okna rejestrów: są zamykane po błędnym przewidywaniu wykonania skoków warunkowych;

A

N

124
Q

Okna rejestrów: są przesuwane przy operacjach wywołania procedur.

A

T

125
Q

Tablica historii rozgałęzień: zawiera m.in. adresy rozkazów (?) rozgałęzień;

A

T

126
Q

Tablica historii rozgałęzień: pozwala zminimalizować liczbę błędnych przewidywań rozgałęzień w zagnieżdżonej… (pętli?);

A

T

127
Q

Tablica historii rozgałęzień: nie może być stosowana w procesorach CISC;

A

N

128
Q

Tablica historii rozgałęzień: jest obsługiwana przez jądro systemu operacyjnego.

A

N

129
Q

Rozkazy wektorowe: nie mogą być wykonywane bez użycia potokowych jednostek arytmetycznych;

A

N

130
Q

Rozkazy wektorowe: w komputerach wektorowych ich czas wykonania jest wprost proporcjonalny do długości wektora;

A

N

131
Q

Rozkazy wektorowe: są charakterystyczne dla architektury SIMD;

A

T

132
Q

Rozkazy wektorowe: są rozkazami dwuargumentowymi i w wyniku zawsze dają wektor

A

N

AK (1 decks)

Brainscape helps you reach your goals faster, through stronger study habits.
© 2024 Bold Learning Solutions. Terms and Conditions