DRAM & SRAM memory Flashcards
Was ist SRAM?
Static random-access memory Große Zelle non-destructive Lesen schnell volatile memory funktionales Speichermodell (Zelle, Matrix, Lesen, Schreiben) Leseverstärker(Sense Amplifier)
Was ist ein DRAM
Dynamic Random Access Memory volatile (flüchtig) kleine Zelle destructive Reading and Leakage Kondensator und Transistor
Wie kann primärer Speicher klassifiziert werden
Non-Volatile (Nicht-Flüchtig): PROM, EPROM, EEPROM, SSD, Flashspeicher
Volatile (Flüchtig): SRAM, DRAM
Welche elektr. Komponenten hat ein DRAM?
Minimale Zelle: 1 Transistor 1 Speicher Kondensator 1 Wordline Dataline/Bitline (negiert & nicht negiert)
Welche Zell Konzepte gibt es bei DRAM?
Lateral (Planar, Trench, Stacked), Vertical, Mixed
Was ist eine planare DRAM Zelle?
Wie verbessert man sie?
1 Transisitor
Ladung in Oxid und Verarmungszone
Dünneres Oxid
Geringe Threshold Spannung
Höhere Kapazität in Verarmungszone
Was ist eine Trench Zelle (DRAM)?
Trench Kondensator
Faltung des Kondensators in die Tiefe
Nachteile:
Große Ladungszone zwischen Substrat und Speicherelektrode
Abstand zwischen Kondensatoren nicht willkürlich klein -> Leckstrom
Was ist auf dem DRAM Blockdiagramm zu sehen?
Adressen
-Reihen & Spalten
Ein- und Ausgänge
- Din
- Dout
Kontrollsignale
- Read/Write
- Chip Select
Versorgung
- Vdd
- Gnd
Refresh
Wie ist die Abfolge beim Lesen einer DRAM Zelle?
- Logische 1 ist in Zelle gespeichert
- Wordline selektieren
- Transfer Transistor öffnet
- Umladung von Cs und Cbit
- Zellinformationen von Cs auf Bitline verfügbar
- Senseamplifier verstärkt Vorhandene Zellinfo auf Bitline. Cs wird wieder auf den ursprünglichen Wert geladen (refresh)
- Wordline deselektiert
- Transfer Transistor schließt
- Lesen beendet
Wie wird auf eine DRAM Zelle geschrieben?
- Logische 1 Schreiben
- Bitline mit 1 laden
- Wordline selektieren
- Transisitor öffnet
- Kondensator wird geladen
- Wordline deselektiern
- Transistor schließt
- Schreiben beendet
Wozu dient der Refresh bei DRAM?
Kondensator speichert ca. 30fF
Leckströme reduzieren SPeicherzeit der Zelle
Dauer: 64ms @ 70°C
alle 10 Grad steigt Refresh Rate um 2
Refresh Zyklen garantieren Datenintegrität
Jeder Zugriff auf Zeile(Wordline) ist ein Refresh
Wie unterscheiden sich Burst und verteilter Refresh?
Was sind Unterschiede zwischen SRAM und DRAM?
SRAM teurer, da 6T SRAM schneller SRAM weniger Leistung SRAM hat einfacheren Controller DRAM hat aufwendigen Controller
SRAM: FiFo, Cache, LookUpTable
DRAM: Hauptspeicher, Grafikspeicher
Was ist das Grundprinzip einer SRAM Zelle?
Flip Flop
durch zwei CMOS Transistoren
ein CMOS ist Inverter
Was ist eine T-RAM Zelle?
Thyristor basierte SRAM Zelle
Isolierender Gate Thyristor
umlaufendes Gate
Was ist auf dem SRAM Blockdiagramm zu sehen?
Adressen -Reihen & Spalten Eingänge/Ausgänge -Din & Dout Kontrollsignale -Read/Write -Chip Select Versorgung -Vdd -Gnd
Was sind Grundkonzepte von SRAM?
- Zellinformationen in 2 rückgekoppelten Invertern gespeichert
- Solange Inverter an Versorgungsspannung -> Zellinformation nicht verloren
- Datentransfer bei Lesen/Schreiben über jeweils dieselben Leitungen (Bitline & /Bitline)
- Zugriff auf Zelle via Transfertransistoren über Wordline gesteuert
Wie wird eine SRAM Zelle gelesen?
- Auswahl der auszulesenden Zelle durch Wordline
- Zellinformationen aller Zellen einer Wortleitung werden an jeweiliges Bitline Paar geschaltet
- Controller stellt sicher, dass nur eine Zelle des Bitline Paar angesprochen werden kann
- Über Spaltendekoder wird gewünschte Zelldatum an Leseverstärker (Senseamplifier) geschaltet
- Leseverstärker stellt fest, ob in der Zelle eine log. 0 oder 1 gespeichert ist
Wie funktioniert Schreiben einer SRAM Zelle?
- Schreibende Zelle über Wordline adressiert
- Datum wird vom Eingang in Schreiblogik geladen
- Treiber der Schreiblogik sind stärker als Transistoren der eigentlichen Zelle -> Überschreiben des Zelldatum
- Wordline deaktivieren
- neues Datum bleibt in Zelle
Wie können SRAMs optimiert werden?
- Anzahl der Zellen per Wordline und per Bitline
- Aufteilen der Speicherarrays in kleinere Blöcke mit induviduellen Wordlines und Bitlines
- Hierarchische Sturkur des Speichers(Chunks, Banks)
- Aufteilen der Bitlines und Wordlines
