CPU Flashcards

1
Q

CPU

A

[정의] 명령어 처리, 산술논리연산둥 범용 데이터 연산 수행하는 중앙처리 장치
[특징] 여러코어, 고전력, 직렬연산, 좁은 대역폭, 정수연산
[구성] DRAM, Cache, Control Unit, ALU

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
2
Q

GPU

A

[정의] 이미지, 영상등 그래픽 처리전용 병렬연산 수행하는 그래픽 처리 장치
[특징] 수천코어, 저전력, 병렬연산, 넓은 대역폭, 부동소수점 연산
[구성] DRAM, Cache, Control Unit, ALU, SP, SM, TPC

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
3
Q

GPGPU

A

[리드] GPU기반 범용 연산
[정의] 그래픽 렌더링에 최적화 된 GPU 를 병렬 일반연산에 활용하는 범용 그래픽 처리 장치
* GPGPU 아키텍처는 SM들로 구성되며, SM은 여러개의 SP로 구성
[구성]
- WARP : 32개씩 한 사이클에 동시에 수행하도록 하는 스케줄링
- SM (Stream Mutiprocess) : 제어 로직과 명령 캐시를 공유, 수많은 SP로 구성
- SP (Stream Processor) : 기본적 논리/수학 연산을 수행 (레지스터, FPU, ALU, LSU)
- SFU (Special Function Unit) : 수학 연산 및 특수한 연산을 수행 (부동 소수점 계산)
- Shared Memory : 데이터 교환, Global Memory : 가장 큰 메모리
[GPGPU 기반 프로그래밍모델] CUDA, OpenCL, OpenACC, C++AMP

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
4
Q

TPU

A

[정의] CPU/GPU 대비 15~30 배의 성능향상 머신러닝 처리 효율성 향상 위해 정밀연산 8bit 감소, 다수연산 처리 가능한 ML전용 ASIC 프로세서칩
[배경] AI 계산 요구량 증가, GPU의 전력소모, 발열량(비용소요)
* 딥러닝, 기계학습 위한 가중치 FIFO 및 버퍼 기반 맞춤형 ASIC기반 다수연산 처리가능 AI 데이터처리 프로세서칩
[특징] Inferencing 연산 최적화, CPU/GPU 의 한계 극복(GPU/CPU 대비 15~30 배의 성능향상, 동일한 계산량에 에너지 효율 30~80 배까지 향상)
[주요명령어] Read_Host_Memory(연산준비), Read_Weights(Weight FIFO 방식), Matrix Multiply/Convolve(256X256 멀티연산), Activate(Activation 함수), Write_Host_Memory(연산종료)

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
5
Q

NPU

A

[정의] GPU/TPU 성능개선위해 DNN,CNN, RNN활용한 ML데이터 입출력 및 연산 처리하는 ML 기반의 차세대 반도체
[특징] 저전력/고성능, 기계학습 모델(DNN, CNN, RNN 등을 활용한 대용량 데이터 처리 및 고신뢰성 제공, 머신러닝 SW 프레임워크 지원(TensorFlow, Caffe2, Theano, CNTK, MXNet, Torch)
[구성요소] Processing Engine(Sigmoid LUT, Accumulator, Neuron Weights), 데이터 전송(Bus Scheduler), 딥러닝 알고리즘(DNN, CNN, RNN)
* NPU는 엣지컴퓨팅을 위한 핵심기술로, 엣지 디바이스에 탑재되어 딥러닝 기반의 고속 AI 서비스 제공

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
6
Q

뉴로모픽칩

A

[정의] 폰노이만 구조 병목 해결을 위해 사람의 두뇌를 모방 연산, 저장, 통신, 기능 융합한 뉴런-시냅스 구조의 저전력 고성능 칩
[목적] 기능 융합, 뉴런 기반 인공지능연산
[특징] 신경회로 모방, 학습능력
* 기존 폰노이만 구조의 CPU와 메모리간 데이터 처리에 병목 현상 및 고전력 개선을 위해 등장
[기술요소]
- 시냅틱 코어 : 입력 뉴런(axon, 이전 코어에서 신호 수신), 출력 뉴런(dendrite, 다음 코어로 신호 전달), 시냅 스크로스 (synapse, 입력과 출력 뉴런 연결)
- 신경망 신호처리 : Spike(뉴런 통해 전달되는 임계 전압), PRNG(뉴런에 대한 의사 난수 가중치), Weight(출력 → 입력 신호 전달 활성화)
[비교] 뉴로모픽칩 vs 기존컴퓨팅
- 구성 : 뉴런, 시냅스(병렬식) / CPU, RAM(직렬식)
- 처리데이터 : 디지털,아날로그 / 디지털
- 처리방식 : 병렬 / 순차 - 기본소자 : 뉴런 / 논리소자
- 실행근거 : 학습 / 사전프로그래밍
- 정보저장 : 뉴런간 연결강도 / 기억장치
- 특징 : 낮은소모전력, 학습 / 뛰어난 연산능력 - 응용분야 : 연상,추론,인식 / 복잡한계산

How well did you know this?
1
Not at all
2
3
4
5
Perfectly
7
Q

주소 지정방식

A

[정의] 프로그램 수행시 오퍼랜드(데이터)를 지정하는 방식
[방식] 직접, 간접, 즉치, 레이지터, 레지스터 간접, 묵시적, 변위

How well did you know this?
1
Not at all
2
3
4
5
Perfectly