arquitectura Flashcards
XDDDD
Cúal es la compuerta cuya tabla de verdad permite detectar con el valor 1 (Set) la desigualdad de dos entradas a y b?
XOR
En una arquitectura de 32 bits (IA-32), ¿cuál es el tamaño mínimo de un registro de cálculo asociado a la unidad de enteros y como se denomina el tipo de dato que admite almacenar?
Byte, signado y no signado
Indique una o un par de instrucciones del set X86 que permitan calcular el complemento a la base de un numero alojado en el registro AX
NEG AX
¿Qué registros y con qué valores deben actualizarse cuando por la ejecución de una instrucción se salta de modo condicional a una instrucción alojada en 0345?
IP 0345
__
El registro IP nos dice cual va a ser la siguiente instrucción a ejecutar, como se salta a una instrucción alojada en 0345, tenemos que actualizar el registro a 0345
Dentro del cálculo del tiempo de acceso a un disco… ¿cómo se denomina el tiempo que tarda un brazo en posicionar sus cabezas en una pista?
Tiempo de búsqueda
¿Qué algoritmo de sustitución, si lo hay, se utiliza en accesos a cache de correspondencia directa?
No hay algoritmo de sustitución para correspondencia directa
Qué mínima unidad se utiliza para medir la frecuencia y cual es el valor de la frecuencia para un ciclo de 1 nanosegundo
HZ (Hertz), 10^9 debido a que 1 seg son 10^-9 nanosegundos
Cómo se denomina la unidad que se corresponde con el valor 2^10X2^10
MB
_____
1kb = 2^10 1mb = 2^20 1gb = 2^30 1tb = 2^40
¿Cómo se denomina la estructura de datos que se utiliza en determinadas ocaciones para resguardar la dirección de retorno cuando se ejecuta una instrucción RET o ITET?
Pila
¿Cuál es el nombre genérico de las dos zonas lógicas en las que se divide cualquier cara de un disco magnético?
Pistas y sectores
Relacionado con la lógica digital, ¿qué elemento permite el almacenamiento de un bit en un registro? (Por ejemplo un registro de desplazamiento) Relacionado con la tecnología de memoria, en qué tipo de memoria de lectura escritura se lo clasifica?
Biestables, SRAM
Un biestable (flip-flop en inglés), es un multivibrador capaz de permanecer en uno de dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones. Esta característica es ampliamente utilizada en electrónica digital para memorizar información.
Relacionado con el procesador Pentium, ¿cómo se denominan las instrucciones al registro acumulador en relación al tamaño del dato?
EAX AX AH AL
Relacionado con una instrucción exprese que significa que la instrucción tenga distintos modos de direccionamiento, y que etapa del ciclo de instrucción se modifica, ¿y por qué se dice que el código de operación cambia?
Indica en donde está presente el dato, podría estar en implícito en el código de operación, en el campo data, o referenciado en una posición en memoria.
Búsqueda de operando.
Cambia en cuanto a sus bits.
Relacionado con el micro, como se denomina a su capacidad de atender acontecimientos causados por otros dispositivos. ¿Como clasificaría un acontecimiento de aviso de batería baja?
Control de interrupciones
Interrupción no enmascarable.
¿Relacionado con las instrucciones en que unidad se mide el ciclo completo de una instrucción?
Hz o ciclo por segundo
¿Cuántos nanosegundos tarda un ciclo de reloj para una computadora que trabaja con una frecuencia de 25MHz?
1Mhz = 1 millón de Hertz
1 seg ___ 25 000 000 ciclos
X seg ___ 1 ciclo
X = 4x10^-8 segundos 4x(10^-8)x(10^9)= 40 nanosegundos
¿Qué modulo especial gestiona las señales provenientes de dispositivos? ¿Y cuál es el nombre de dichas señales?
El módulo de E/S
Interrupciones
Qué significa E/S mapeada en memoria o Memory mapped?
Que se puede usar todas las instrucciones que permiten acceder a memoria. Mapeando el área de E/S en memoria pueden utilizar todas las instrucciones generales, para acceder a la misma.
¿Que señales intervienen en el tratamiento de una solicitud de interrupción enmascarable? ¿Qué elemento permite que el procesador reconozca las solicitudes de interrupciones hardware que no sean fallos?
EFLAGS –> registros que contiene el estado actual del procesador.
IF (Interrupt flags) –> Flag que permite identificar al sistema si maneja o no las interrupciones enmascarables
¿Qué es una INT n? y en que clasificación entra?
Es una insturccion que permite que se genere una interrupción no enmascarable poniendo el numero del vector de la IDT como un operando
___
Basicamente el numero N es el que define como se va a manejar la interrupción
¿Como se denominan las arquitecturas que permiten la ejecución en paralelo de varios causes de instrucciones?
Superescalar es el término utilizado para designar un tipo de microarquitectura de procesador capaz de ejecutar más de una instrucción por ciclo de relo
Exprese como mínimo 4 etapas del ciclo de una instrucción cuya ejecución se denomine segmentada
Búsqueda de la instrucción, decodificación, búsqueda de los operandos, ejecución, escritura en memoria.
Indique las condiciones que debe cumplir un segmento para que la unidad de segmentación no genere la excepción de tipo falta
Debe estar el bit de presencia en 1 y no debe pasarse del límite
¿Dónde se referencia el nivel de privilegio en una dirección virtual y donde lo consulta la unidad de segmentación para ver si cumple con la regla de acceso permitido?
El nivel de privilegio en una dir virtual se referencia en el campo RPL (Requested privilege level), y la unidad de segmentación lo chequea en el atributo DPL (Descriptor privilege level) del descriptor de segmento
¿Que se almacena en una TLB y bajo que circunstancias decrece significativamente su tasa de acierto?
Se almacenan las ultimas direcciones físicas traducidas por la unidad de paginación (MMU) y decrece en caso de que no esté la traducción buscada
Como se denomina a una transferencia de E/S que se basa en el censado continuo del estado del periférico?
Programada
Modo de direccionamiento en el que el operando se encuentra directamente definido en el campo de referencia al dato de la instrucción
Modo de direccionamiento inmediato
Cómo se denominan las transferencias de E/S que aprovechan los ciclos en que el bus se encuentra ocioso para realizar la transferencia de datos y como se denomina el dispositivo que controla la operación?
Transferencias vía DMA, modulo de DMA
Modo de direccionamiento en el cual el código de operación determina el operando
Direccionamiento implícito
La compuerta cuya tabla de verdad es igual a la de una compuerta NAND con sus entradas unidas es
NOT
En una arquitectura de 32 bits los tamaños máximos de los registros de cálculo y de los registros de segmento son respectivamente…
32 registros de cálculos y 16 bits registros de segmento
El tiempo para localizar un sector en una pista o cilindro del disco cuando el cabezal ya se encuentra posicionado se denomina
Latencia rotacional
Las técnicas que permiten actualizar el contenido de la cache se denominan políticas de escritura
Falso, se denominan algoritmos de actualización (LRU, FIFO, ETC.)
La compuerta cuya tabla de verdad presenta “1” en la salida cuando el numero de variables en 1 es impar es…
XOR
En el set X86 la instrucción para transferir un dato en el segmento es…
POP
¿Qué registros se deben actualizar cuando se retorna a un procedimiento dentro de un mismo segmento de código?
ECX (Registro contador)
¿En qué se mide la velocidad efectiva de un procesador y la duración de un ciclo de reloj respectivamente?
FLOPS/NANOSEGUNDOS
Las variables declaradas como cadenas de caracteres o string se guardan en la memoria RAM como:
Big endian
____________________________
Numerico = Little endian
No numerico y código = big endian
La señal de petición de interrupción para la atención de un evento prioritario y el terminal correspondiente se denomina
Interrupcion no enmascarable
El servicio que atiende una interrupción es apuntada por
IDT (nterrupt Descriptor Table)
Un código de operación invalido genera un evento denominado ……….. de tipo ………………….. en cambio, una batería agotándose genera una …………………
Interrupción. Enmascarable. No enmascarable
El tiempo que transcurre desde que se da una orden de lectura y el contenido de memoria está disponible para ser transferido ………….. El tiempo que tarda un disco en obtener un cluster o un sector luego de posicionarse en la pista se denomina ………….
Tiempo de búsqueda. Latencia rotacional.
El área de memoria en donde se alojan los objetos de una tarea en estado de ejecución se denomina …….. en cambio el área de memoria donde se alojan los objetos compartidos por los programas se denomina …….
LDT. GDT.
Un segmento es un bloque lógico de tamaño fijo que para el procesador estudiado puede ser de 4k o de 4M.
Falso, los segmentos son de tamaño variable.
El cálculo de la dirección efectiva de una instrucción involucra los registros CS y el campo DATA de la instrucción
Falso, CS*10+Desplazamiento (el desplazamiento se saca del registro IP)
Cuando se esta ejecutando una tarea concreta se activan la GDT y la LDT de la tarea en curso, cada una de ellas se relacionan con los registros GDTR y LDTR respectivamente
Verdadero
Cuando una MP es de 4G esta dividida en páginas de 4k, se necesitan 22 bits para identificar el numero de frame pues la cantidad de los mismos es de 4M
Falso, 4G es 2^32 y 4k es 2^12 por ende se necesitan 20 bits para identificar a los mismos (hay 1M frames)
Durante la ejecución de una instrucción aritmética se puede producir un desbordamiento u overflow que es considerado como un fallo o interrupción no enmascarable
Falso, es considerado un fallo o interrupción INTO
Memorias que constituyen un subsistema Cache
Memoria de datos y memoria de etiquetas
Nombre del bloque en memoria RAM en el que se carga una pagina
Marco (frame)
Nombre al menos 3 señales del bus relacionadas con una transferencia DMA
MEMW;MEMR;T/C
Indique al menos dos tipos de transferencia de E/S
Programada, por interrupciones, DMA
¿Qué tipo de interrupciones se habilitan con la activación de una bandera del registro de estado?
Enmascarables
(Interrupciones externas NMI no enmascarables, INTR enmascarables, puede ser ignorada depende del valor de IF en los Eflags
Interrupciones internas INT N es una instrucción que permite que se genere una interrupción no enmascarable y N corresponde a la IDT, INTO por overflow depende del valor de OF)
Instrucción en assembler que permite consultar por overflow luego de una operación aritmética
JO salta si overflow es 1, JNO salta si overflow es 0
¿Cuándo se desea consultar por una condición de igual en una estructura condicional que operación interna realiza la unidad de cálculo?
Resta en base a la instrucción assembler SUB y el chequeo del flag Z=0 (indica si el resultado es 0)
Técnica de ejecución en paralelo a nivel instrucción
Pipeline
Modo en el que el operando reside en la propia instrucción
Implícita
Un registro de 32 bits almacena AABBCDD, pasar a Little endian
0AABBCDD (le agrego 0 para que sean 32 bits)
Agarro de a dos e invierto DD BC AB 0A
Modo en el que el operando se encuentra en un registro
Modo de direccionamiento DIRECTO por REGISTRO
¿Cuál es el nombre de las unidades lógicas en las que se puede dividir un disco físico y cuando se crean?
Particiones, al darle formato
En un entorno multitask, ¿cómo se denomina al área de RAM ocupada por una única tarea?
LDT
¿Como se denomina el bloque de lógica que permite encauzar la info de una de 2^n vías de entrada en una única de salida?
Multiplexor
Dos instrucciones Assembler de salto
JMP, JE
La CPU accede a la pila usando instrucciones propias
POP PUSH
como se denomina la estructura de datos que se utiliza en determinadas ocasiones para resguardar el contenido de los registros de cpu y cual es su criterio de acceso
Pila/Lifo
¿Cuál es el nombre de la técnica para actualizar la memoria desde cache cuando se escribe en MP al mismo tiempo que en cache?
Escritura inmediata
¿Qué información se almacena en registros de calculo en modo real y en modo protegido?
En modo real datos y en modo protegido operandos
¿Cómo se denomina el registro que actúa como puntero de pila y a cuantas posiciones puede direccionar con 16 bits?
SP y puede acceder a 2^16
¿Dónde se encuentra el operando cuando se utiliza direccionamiento implícito?
En el COP o en la misma instrucción
¿Qué es el LDTR y que información se guarda en este dispositivo?
Es el registro de LDT y se guarda información de una tarea en particular
¿Cómo se representa en unidades de frecuencia 1 millón de ciclos por segundo?
1MHz
¿Como se denomina el evento que genera la falta de un segmento? ¿Qué modulo del microprocesador genera la señal que indica que esta se produjo?
Segment Fault, lo indica la MMU
¿Cómo se denomina el parámetro que indica la cantidad de bits que se graban en un medio magnético y en que unidades se mide?
Densidad BPI (BPI significa bits por pulgada)
Indique SI/NO si en ambos modos (real y protegido), el Pentium tiene una IDT de idéntica cantidad de entradas. En caso negativo justique. En caso afirmativo indique la cantidad
SI, 256 entradas
Indique SI/NO si una interrupción puede provocarse mediante el software. En caso negativo justifique. En caso afirmativo ejemplifique.
Si, debido a la utilización de una instrucción no apta para el proceso en cuestión.
¿Cómo se denomina la arquitectura desarrollada para el procesador Itanium, que consta de quince unidades de ejecución, que permiten ejecutar hasta veinte instrucciones por ciclo de reloj?
EPIC (puse IA-64 y me lo pusieron bien)
Indique SI/NO si el software de Itanium es compatible con instrucciones de otra arquitectura. En caso negativo justifique. En caso afirmativo indique cuál es la arquitectura.
IA*32 (puse x86-32 y me lo pusieron bien)
Indique el nombre de la unidad que determina cuál será la siguiente instrucción correspondiente a una de salto condicional.
Unidad de Predicción de Saltos
Indique cuál es el registro de 32 bits que, además de su función primaria, puede contener una dirección que apunta a la base de un conjunto de datos.
EBX (Registro base)
Indique SI/NO si existen hasta 6 registros que se utilizan para determinar el campo selector de una dirección virtual. En caso negativo justifique. En caso afirmativo indique cuales.
Si, son los de segmento
Indique SI/NO, si un dato numérico de tipo byte se almacena en modo little endian.
Si
¿Qué rango de números signados se puede representar con 16 bits? Expréselo SOLO en decimal
-2^15; (2^15)-1
Indique el rango de direcciones (expresado en hexadecimal) para acceder a una memoria de 2 KB
000 – 7FF
¿Con qué siglas se identifica la unidad de velocidad de giro de un disco?
RPM
¿Cuál de los siguientes registros resultará modificado y con qué valor quedará al ejecutarse una instrucción DEC AH? AX=BX=CX=DX=BP=SI=DI=0000, SP=FFEE
AX =FF00
¿Cómo se denomina el registro invisible que apunta a la LDT activa?
LDTR
¿Cuáles son los dos criterios que sustentan la alta probabilidad de acierto en memoria cache?
Principio de vecindad espacial y temporal (localidad temporal)
Definición genérica para todos los tipos de error que pueden generar las instrucciones que operan datos en convenio de pto flotante IEE754
Excepción, es una falta o error
________________________
interrupcion=excepción
Indique como mínimo cuatro unidades que constituyen el procesador Pentium
BIU, FPU, unidad de predicción de saltos condicionales, subsistema cache, unidad de enteros superescalar
Cuales son las unidades del procesador Pentium comprometidas en la ejecución de instrucciones de calculo
BIU, FPU
Registros de 32 bits que se asocian al acceso en modo de direccionamiento indexado
EDI y ESI
Registros de 32 bits que se asocian al manejo de la pila
ESP / BSP
The ESP register serves as an indirect memory operand pointing to the top of the stack at any time.
Modo de direccionamiento en el que el operando se encuentra directamente definido en el campo de referencia a dato de la instrucción, de un ejemplo
Modo inmediato ADD BX, 5
Modo de direccionamiento en el que el “dato” forma parte del código de instrucción, dar ejemplo
Si el operando está incluido en el código de operación, por ejemplo, INC BX (INC es que le suma 1) es implícito
Memoria ultrarrápida que guarda la dirección lineal y la dirección física de las ultimas 32 páginas de código accedidas
TLB
Método de sustitución de una línea de cache en una organización de correspondencia directa o asociativa de una vía
No usa algoritmo si es de una via
indique la denominación genérica para las peticiones de interrupción de los periféricos PIC que permiten determinar la prioridad del mismo para ser atendidos
IRQ (Interrupt Request)
¿Qué información binaria se almacena en la memoria de etiquetas de una memoria cache?
Las referencias a las direcciones de la memoria principal
Conjunto de registros de la CPU usados en el modelo de programación de aplicaciones
Registros de propósito general, registros de segmento (CS, DS, SS), registro puntero de instrucción (EIP), registro de estado o señalizadores (EFLAGS)
Registros de 32 bits que se asocian al acceso de la estructura de datos denominada stack o pila
ESP/EBP
The ESP register serves as an indirect memory operand pointing to the top of the stack at any time.
Modo de direccionamiento en el que el operando se encuentra directamente almacenado en un registro
Modo de direccionamiento por registro
Memoria ultrarrápida que guarda la dirección lineal y la dirección física de las ultimas 32 páginas de código accedidas
TLB
La estructura de datos que contienen las referencias para el acceso a una pagina cuando se usa memoria virtual con segmentos paginados
Tabla de páginas
Primera etapa del ciclo de instrucción previa a la decodificación
Búsqueda de la instrucción
Un chip RAM de 8k*8 se lee o se escribe un_______ (unidad de medida).
Byte
El direccionamiento de cache almacena en forma total o parcial los bits denominados ______que constituyen la identificación de un bloque de RAM, mientras que una línea de cache almacena su _______.
Etiquetas, contenido
Al analizar los bloques funcionales de la MMU se observa claramente que la memoria se organiza obligatoriamente por______ y en forma optativa por ________.
Segmentos, paginas
Al igual que un número de coma flotante de precisión extendida, los 64 bits de orden inferior de un registro de unidad de coma flotante constituyen la______.
Mantiza
Cuando un segmento esta paginado el campo limite expresa la cantidad de páginas que lo constituyen
Verdadero
64T es igual a 64kkkk
Verdadero
Cuando se está ejecutando una tarea concreta se activan la GDT y la LDT de la tarea en curso cada una de ellas se relacionan con los registros GDTR y LDTR.
Verdadero
Cuando una memoria de 4G está dividida en páginas de 4K, solo se necesitan 20 bits para identificar el número de frame o marco de página.
Verdadero
La interrupción de tipo no enmascarables está asociada a un único vector de interrupciones
Verdadero
Cuando se devuelve el reconocimiento a la petición de una interrupción INTR el programa q se ejecuta es apuntado por _________
IP
Cuando el tipo de excepción no permite restablecer el programa que la causo es de tipo _______
Aborto
La pista de un disco se divide lógicamente en ________ y las pistas de igual número constituyen un _________
Sectores , cilindros
La zona exclusiva de memoria denominada que se requiere en sisop multitasking se denomina __________
GDT
Un segmento es un bloque lógico de tamaño fijo q para el procesador estudiado puede ser de 4k o de 4 M
Falso, es de tamaño variable
El cálculo de la dirección efectiva de una instrucción involucra los registros CS y el campo data de la instrucción
Falso, CS* 10+desplazamiento
Cuando se está ejecutando una tarea concreta se activa la GDT y la LDT de la tarea en curso, cada una de ellas tiene GDTR y LDTR
Verdadero, son los registros de cada una
Cuando una memoria de 4G está dividida en páginas de 4 K se necesitan 22 bits para identificar el número de frame
Falso, se necesitan 20 bits
Durante la ejecución de una transferencia de datos se puede producir un desbordamiento u overflow q es considerado como una excepción y es atendido por la instrucción INTO
Falso, el overflow se produce en las instrucciones aritméticas, y no en las transferencias de datos.
El conjunto de 20 bits con los cuales se informa el tamaño en bytes de un segmento cuando el bit de granularidad está en 0 se denomina…
Límite
Se denomina ciclo de reloj a …
La frecuencia de funcionamiento del Pentium
Para una frecuencia de 1Ghz es de…
1 Mhz___1 000 000 Hz
1 Ghz___ 1 000 000 000 Hz
1 000 000 000 ciclos
Cuando 1 dispositivo de E/S requiere la atención del CPU, se envía una señal de solicitud que es atendida por el…
Que genera una interrupción clasificada como…
Que se identifica con el nombre de señal…
Controlador de interrupciones
Externa (o enmascarable)
INTR
¿La instrucción de salto incondicional produce una modificación del valor del registro IP durante su ejecución?
¿Actualiza las banderas del registro?
Verdadero
Falso
En memoria virtual, la unidad de segmentación de la MMU traduce a dirección…
Lineal
La dirección virtual generada por la CPU en tanto la unidad de paginación traduce aquello a dirección
Física (creo que quiso decir en que traduce la dirección la MMU)
Al conjunto de bits que se acceden por vez se lo denomina
Palabra de memoria
Las características de los buses con que medimos la cantidad de bits que se transmiten por unidad de tiempo se denomina
Velocidad de transferencia
Una aplicación que precise enviar y recibir datos de un dispositivo de E/S utilizando DMA realizara operaciones de
Transferencia
La segmentación paginada obliga a que ambas unidades de la MMU estén activas para el mapeo de dirección
Verdadero
El rango del exponente en formato de doble precisión de IEEE es (-1023, +1024)
Verdadero
Una instrucción de llamada o retorno se clasifica como instrucción de salto o bifurcación
Verdadero
Una instrucción con formato “mnemónico reg2, reg1” es una instrucción que no requiere acceso a memoria principal
Verdadero
Una cuádruple palabra es un tipo de dato de 64 bits
Verdadero
En ambos modos el Pentium puede direccionar hasta 4Gb de memoria. Justificar
Falso, en modo real puede direccionar 1Mb puesto que solo se le habilitan 20 lineas del bus de datos
El Itanium tiene la característica de ser compatible con IA32 y tener como tecnología IA64
Verdadero
Indique un registro de 32 bits que además de su función principal se usa como contador
ECX
Nombrar cuales y cuantos niveles de cache posee el Itanium
L1 L2 L3
Un dato tipo Word se almacena en modo Little endian. En caso afirmativo justificar, en caso negativo indicar un ejemplo.
Verdadero. Numérico es little endian , no numérico es big endian y además, “si el dato es numérico y su tamaño es de 2 o 4 u 8 bytes (palabra, doble palabra,…) , cada octeto se almacena en memoria en forma invertida… […]. En esta convención denominada Little-Endian, el byte menos significativo se almacena en la dirección más baja. Esto ocurre para cualquier entidad numérica, incluso para datos en representación de punto flotante o cuando se almacena una referencia a memoria.”
Indicar el rango SIGNADO que se puede obtener con 16 bits
-2^15; 2^(15)-1
Organización de memoria que se caracteriza por dividirla en tamaños variables
Segmentos
Dado un segmento que tiene como dirección inicial 10 00 00 00 y posee 256 bytes indicar la base y límite de su descriptor
Base: 10 00 00 00
Límite: 00100
Indique como es el esquema de un segmento en modo real y dar un ejemplo
En base al ejemplo anterior calcule la dirección física
XXXX:YYYY (selector:desplazamiento). Ej: AB55:0103
Direccion física: AB55*10 + 0103 = AB653
Registro no visible que apunta a la base del IDT
IDTR
INTO genera una interrupción por software
Verdadero. INTO es una interrupción interna que se encarga de verificar la bandera OF
Indicar el rango de direcciones que se pueden obtener con una memoria de 4K*8
000-FFF
Indique el nombre de la unidad que determina cual será la siguiente instrucción correspondiente a una de salto condicional
Unidad de predicción de saltos
Indique SI/NO si existen hasta 6 registros que se utilizan para determinar el campo selector de una dirección virtual. En caso negativo justifique. En caso afirmativo indique cuales.
Si, CS DS ES FS GS SS
Con qué siglas se identifica la unidad de velocidad de giro de un disco
RPM
¿Cuál de los siguientes registros resultará modificado y con qué valor quedará al ejecutarse una instrucción DEC AL?
AX=BX=CX=DX=BP=SI=DI=0000, SP=FFEE
AX 00FF
Indique SI/NO si en ambos modos (real y protegido), el Pentium tiene una IDT de idéntica cantidad de entradas. En caso negativo justifique. En caso afirmativo indique dicha cantidad.
Si, 256.
El Itanium tiene la característica de ser compatible con la arquitectura…
IA-32
Indique cuál es el registro de 32 bits que, además de su función primaria, puede contener una dirección que apunta a la base de un conjunto de datos.
EBX
¿Cómo se denomina la arquitectura desarrollada para el procesador Itanium, que consta de quince unidades de ejecución, que permiten ejecutar hasta 20 instrucciones por ciclo de reloj?
EPIC
Indicar el rango signado que se puede obtener con 16 bits
-2^(15);2^(15)-1
Responder SI/NO un dato tipo byte se almacena en modo Little Endian
SI
Dado un segmento que tiene como dirección inicial AB 00 00 00 y posee 1024 bytes, indicar la base y límite de su descriptor
Base= AB 00 00 00 Limite= 004 00
Indique como es el esquema de un segmento en modo real y dar un ejemplo
XXXX:YYYY (dirección:desplazamiento) ej:0123:04F3
Indique cual es la organización de memoria que divide el espacio de memoria en bloques de longitud fija
Paginación
Registro no visible que apunta a la base del IDT
IDTR
Indique SI/NO si una interrupción puede provocarse mediante el software. En caso negativo justifique. En caso afirmativo de un ejemplo
Si, INTO (verifica el flag OF) o INT# también
the overflow flag (OF flag) is usually a single bit in a system status register used to indicate when an arithmetic overflow has occurred in an operation
Indicar el rango de direcciones que se pueden obtener con una memoria de 2k*8 (8 creo que indica byte)
000-7FF
Indique el nombre de la unidad que determina cuál será la siguiente instrucción correspondiente a una de salto condicional
Unidad de predicción de saltos
Indique SI/NO si existen hasta 6 registros que se utilizan para determinar el campo selector de una dirección virtual. En caso negativo justifique. En caso afirmativo indique cuales.
Si, SS CS DS ES FS GS
Con qué siglas se identifica la unidad de velocidad de giro de un disco
RPM
Si el tamaño del espacio virtual es de 64TB, ¿Cuántos bits constituyen la dirección virtual?
46 bits (creo, porque 64TB es 2^46)
Tipo de excepción que no permite reestablecer el programa o tarea que la causó
Aborto
Indique si es cierto que en el repertorio de instrucciones EPIC de Itanium cada unidad de ejecución constituye un paquete de 3 instrucciones de longitud fija. Si es verdadero, indique la cantidad de bits de dicho paquete. Si es falso, indique porqué esto no es posible.
Verdadero las tres instrucciones EPIC del paquete utilizan 123 bits (41 para cada una)
______
La arquitectura IA-64 soporta un nuevo modelo de Repertorio de Instrucciones basado en la tecnología EPIC, Los paquetes de instrucciones definidos para este concepto están formados por 128 bits, pueden albergar hasta tres instrucciones, las tres instrucciones EPIC del paquete utilizan 123 bits (41 para cada una)
En qué 2 criterios se apoya el éxito de una búsqueda a una memoria caché
Vecindad espacial y temporal (localidad temporal)
Indique si en el subsistema caché existe un componente encargado de gobernar las transferencias en caché tanto en la política de sustitución (si esta es necesaria) como en la política de escritura. Si es verdadero, indique su nombre. Si es falso, indique quien se encarga de dichas actividades.
Falso, el CPU
Indique cuál es el registro de 32 bits que, además de su función primaria como registro de cálculo, puede ser utilizado como registro de almacenamiento de direcciones de puertos de entrada/salida.
EDX
Indique si es verdad que existen 2 registros que se utilizan para determinar el campo Desplazamiento de una dirección virtual en el acceso a una instrucción. Si es negativo, justifique. Si es afirmativo, indique cuales.
Falso, el único registro que determina el campo desplazamiento es el IP
_______________________________________
el campo de desplazamiento sumado a la base del segmento nos indica una dirección a acceder.
Indique si es verdad que si un dato es alfanumérico se almacena en Little Endian. Si es afirmativo, indique al menos 2 tipos de datos que conozca en el lenguaje de programación que utiliza. Si es negativo, indique cual es la técnica que utiliza este tipo de dato.
Falso, es Big Endian debido que al ser alfanumérico es una cadena.
Indique CON SIGLAS los 3 campos en los que se divide el SELECTOR de una dirección virtual.
Indice, TI, RPL
Qué rango de números NO SIGNADOS se pueden representar con 16 bits, exprese solo en decimal
0;2^(16)-1
Indique el rango de direcciones (expresado en decimal) para acceder a una memoria de 4K x 8
0;4095
En un sistema de cabeza móvil, ¿cómo se denomina al tiempo necesario para desplazar el brazo del disco hasta la pista requerida?
Tiempo de búsqueda
Si en memoria se observa la siguiente cadena hexadecimal correspondiente a un vector de interrupción: AABBCCDD, indique como debe ser interpretada si corresponde a una entrada IDT en modo real (recuerde que para una referencia a memoria se utiliza la técnica de almacenamiento invertido).
AABBCCDD DDCCBBAA
Si se ejecuta una instrucción INC AL, ¿cuál de estos registros se modificará y con qué valor quedará?
AX=0000 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000
AX=0001
Realice la siguiente suma hexadecimal: A4E0 + BB3A
1601A
El registro invisible GDTR tiene un tamaño de 46 bits. ¿A qué tabla apunta y qué campos lo constituyen?
GDT. Base y límite
_______________________
“el registro GDTR apunta a la tabla GDT, pero su tamaño es de 48 bits y los campos que lo componen son la BASE(32) y el LIMITE(16) “
¿Cómo se detecta que una página está ausente en la RAM y quien debe solicitar su búsqueda en memoria virtual?
Con el bit de presencia (P), el SO se encarga.
Qué bandera se utiliza para habilitar las interrupciones internas
Ninguna
¿Qué tipo de error comprueba la instrucción INTO?
Error por overflow
¿Estoy en lo cierto si digo que LRU es el algoritmo de sustitución mediante el cual se elimina arbitrariamente una via en una cache asociativa de n vías?
No. LRU elimina la línea menos recientemente accedida, Random elimina arbitrariamente
¿Cuál es el efecto de la ejecución de la instrucción ROR AX, 1?
Rotación a derecha de un bit
¿Es significativa la información del campo base de un descriptor de segmento si su bit de presencia indica ausente?
No, porque si P=0 indica que no esta en memoria, si esta ausente se desconoce la base
¿Estoy en lo cierto si digo que el bit de granularidad indica que la pagina esta segmentada?
No, indica que el segmento esta paginado
¿Cuáles son los registros de uso del programador de aplicaciones que contienen la base de un segmento?
Los registros de segmento son SS CS DS ES FS GS
¿Existe alguna forma de identificar un código de operación no valido?
Si, se trata de una excepción.
Se denomina algoritmo de sustitución en una memoria cache a una política de escritura principal
Falso, los algoritmos de sustitución en una MC son los algoritmos para actualizar la cache con datos
La trampa es una excepción en la que no se sabe la localización exacta que la genero
Falso, es el aborto
Se debe considerar que la paginación por demanda admite la segmentación de una página, razón por la cual la MMU cuenta con una unidad de paginación
Falso, la MMU cuenta con la unidad de paginación y la de segmentación, pero no existen la paginación segmentada sino que es segmentación paginada.
El nivel de privilegio de la E/S (IOPL) es un atributo del descriptor de segmento
Falso, los atributos que tiene el descriptor de segmento son: bit de presencia, nivel de privilegio, clase de segmento, tipo, accedido, granularidad, defecto/grande, disponible
El direccionamiento directo de registro no involucra acceso a memoria
Verdadero, no involucra acceso a memoria
El bit de granularidad indica si el campo limite debe ser interpretado en unidades de byte o de paginas
Verdadero (0 en bytes, 1 en páginas)
Robo de ciclo significa que el procesador roba un ciclo de acceso a memoria para transferencia via DMA
Falso, la DMA es quien le roba el ciclo
“debe forzar al procesador a que suspenda temporalmente su funcionamiento. Esta última técnica es la más común y se denomina robo de ciclo, puesto que, en efecto, el módulo de DMA roba un ciclo de bus”
La interfaz de arbitraje de un bus controla los ciclos de bus que permiten el acceso a memoria y a la E/S
Verdadero, “la interfaz es responsable de asignar tiempos en el bus”
La fpu puede operar con tipo de datos BCD
Verdadero El Coprocesador Matemático (FPU) almacena la información en un formato único, coma flotante y precisión extendida coinciden con ese formato, pero también puede trabajar con: Enteros y Decimal Empaquetado (BCD).
En un modelo no segmentado la decodificación del código de operación es previa al cálculo de la dirección efectiva del operando
Falso, todos los modelos son segmentados, pueden ser paginados o no.
(es falsa solo porque dice no segmentado)
En predicción de saltos una técnica se denomina tabla histórica de datos
Verdadero
Una memoria cache es mas veloz que una memoria dram debido a su tecnología
Verdadero
En una estructura de bus la línea de control de reloj se utiliza para sincronizar las operaciones
Verdadero “clock: se utiliza para sincronizar las operaciones”
Se denomina algoritmo de sustitución en una memoria cache a una política de escritura en memoria principal
Falso
La trampa es una excepción en la que no se sabe la localización exacta que la generó
Falso, es un aborto
Se debe considerar que la paginación por demanda admite la segmentación de una página, razón por la cual la mmu cuenta con una unidad de paginación y una de segmentación
Falso
El nivel de privilegio de la E/S (IOPL) es un atributo del descriptor de segmento
Falso
Se completa en primer lugar la línea de cache que contiene el byte requerido por el procesador y después se hace la transferencia al CPU
El dato pedido va en último lugar
Método adoptado para actualizar cache asociativas
Algoritmo de sustitución
Conjunto de registros de la cpu utilizados para funciones como las de administración de memoria virtual, la conmutación de tareas, o la gestión de cache
Registros para el programador de sistemas
Registros de 32 bits que actúa como indicadores o señales de control de determinadas funciones del sistema
Registro EFLAGS
Caso en que el operando se encuentra directamente incorporado en la instrucción
Dirección inmediata
Dispositivo de memoria ultrarrápida que guarda la dirección lineal y la dirección física de las ultimas 32 páginas de código accedidas
TLB
La estructura de datos que contienen las referencias para acceso a memoria cuando se utiliza memoria segmentada
Tabla de descriptores de segmento
Dispositivo que recibe la o las peticiones de interrupción de los periféricos conectados y determina la prioridad para activar el terminal INTR
Controlador de interrupciones
Proceso para determinar a cuál de los controladores de bus que solicitan acceso se lo permite acceder al mismo
Arbitraje de bus
Estructura de datos usada en ocasiones para guardar el contenido de los registros de CPU
Pila o stack
Método para actualizar la memoria desde cache por cada vez que se escribe en ella
Escritura inmediata
Conjunto de registros de CPU usados para contener la entidad base en una dirección segmentada
Registros de segmento
Registro de 32 bits que actúa como puntero de dirección
EIP
Caso en que la referencia a memoria del operando se encuentra directamente en la instrucción
Direccionamiento directo
Cual es la última dirección accesible en un segmento virtual determinada por el campo límite de su descriptor en Hexa
FFFFF
Señal de solicitud de pedido de atención por parte de un dispositivo externo a la CPU
IRQ (Interrupt request)
Qué es una doble falta
Es una excepción o aborto que es una clase de excepción
El BP mantiene el criterio lifo de la pila, lo usan las instrucciones push y pop
Falso, es el SP
Un segment Fault es una excepción detectada por la unidad de segmentación de la MMU
Verdadero
El bit de granularidad indica si en el segmento la información fue actualizada o no
Falso, el bit de G indica si el segmento esta paginado
Los registros de segmento son registros de uso del programador de aplicaciones
Verdadero, CS DS SS ES FS GS
En una operación de punto flotante en una suma no es necesario asegurar que ambos operandos tengan el mismo exponente
F, falta aclarar, que, para sumar dos operandos, se debe tener en cuenta el alineamiento del punto, esto es, que ambos exponentes sean iguales
Robo de ciclo significa que el controlador de memoria roba un ciclo de maquina al procesador para transferencia completa via DMA
Falso, el DMA roba un ciclo
Se denomina latencia a…
El tiempo que tarda el sector en pasar debajo de la cabeza
Al recuperar el entorno de cpu se ha ejecutado la siguiente secuencia de instrucciones POP REG1 POP REG2 POP REG3, ¿cuál ha sido la secuencia realizada para resguardar dicho entorno?
Push reg3
Push reg2
Push reg1
¿A qué denominamos modelo de máquina para el programador de aplicaciones y como está constituido?
Registros de propósito general (EAX; ECX; etc.) Registro de puntero de instrucción(EIP) Registro de señaladores (EFLAG) Registro de segmento(CS,DS,ES,FS,GS,SS) Registro de FPU
Tipo de memorias de altas prestaciones caracterizadas porque entregan información con uno o ambos flancos de la señal de sincronismo
D-RAM con sincronismo doble
Denominación dada al hueco de representación entre dos valores reales representables en punto flotante y cuyo valor depende del formato y de la precisión
Underflow
Conjunto de técnicas que permiten utilizar un conjunto de discos de menor capacidad en lugar de un único disco e incorporar mecanismos para la recuperación de información almacenada en caso de producirse errores o fallos
RAID
Denominaciones dadas los terminales que dispone el procesador para la recepción de peticiones de interrupciones hardware o externas indicando la función de cada uno de ellos
INTR (interrupción enmascarable) y NMI (interrupción no enmascarable)
¿Es necesario resguardar el valor actual de la instrucción al ejecutar una instrucción de salto condicional?
No, porque no es necesario regresar al lugar donde se produjo el salto, eso solo se hace en las llamadas a subrutinas (por ejemplo, cuando se va a manejar una interrupción)
Mecanismo que permite acelerar la ejecución del programa mediante la estrategia de dividir el ciclo de instrucciones en fases de duraciones predeterminadas
Dividir el cause en etapas es segmentación
Tipo de correspondencia utilizada en un sistema de memoria cache donde cada bloque de memoria principal puede ubicarse en cualquiera de las líneas de un grupo preasignado
Asociativa de n vías
Tipo de excepción que surge cuando el procesador detecta anomalías como el intento de transferencia de la ejecución a un segmento marcado como no ejecutable
Excepción por protección
El BP mantiene el criterio LIFO de la pila, lo usan las instrucciones push y pop
F, es el SP
Un segment Fault es una excepción detectada por la unidad de segmentación de la MMU
Verdadero
El bit de granularidad indica si en el segmento la información fue actualizada
Falso, indica si el segmento esta paginado. El bit que indica si la info fue actualizada es el A
Los registros de segmento son registros de uso del programador de aplicaciones
Verdadero
En una operación de punto flotante en una suma no es necesario asegurar que ambos operandos tengan el mismo exponente
Falso. Falta aclarar, que, para sumar dos operandos se debe tener en cuenta el alineamiento del punto, esto es que ambos exponentes sean iguales
En una E/S el DMA se requiere en módulo adicional en el bus del sistema
Verdadero
Robo de ciclo significa que el controlador de memoria roba un ciclo de maquina al procesador para la transferencia completa vía DMA
El DMA roba el ciclo, se basa en usar uno o más ciclos de CPU por cada instrucción que se ejecuta
Se denomina tiempo o periodo de latencia a…
Tiempo que tarda el sector en pasar debajo del cabezal
En modo real o modo de 16 bits la base del segmento se obtiene de
- una tabla de vectores de interrupción
- una tabla de verdad
- una tabla de descriptores de segmento alocado en la TLB
- ninguna
Ninguna de las respuestas es la correcta “para conseguir el valor de la base se multiplica por 16 el valor del registro de segmento correspondiente”
En un disco de cabeza móvil el tiempo de búsqueda medio es…
Es el tiempo necesario para desplazar el brazo del disco hacia la pista requerida, además, es parte del cálculo del tiempo de acceso
¿Cómo se calcula la latencia rotacional?
La latencia rotacional es el tiempo que tarda en dar 1 vuelta básicamente. Si pide la media lo dividís por dos. La fórmula, por así decirlo, es (60 x 1000) /rpm puse 1000 para pasarlo a ms dado que 60 lo deja en segundos al RPM
¿Cómo se calcula el tiempo de acceso?
TIEMPO DE BUSQUEDA (si existe) + RETARDO ROTACIONAL + t. de lectura de un sector
¿Cómo se denomina la señal que habilita la selección de una fila en una memoria dinámica?
Existen 2 señales las cuales habilitan la selección de una fila o columna, las cuales son: RAS y CAS, respectivamente
Cuantos Mb hay en una matriz de memoria organizada como 1Mb*8?
1 Mb
Una cache utiliza un criterio de escritura inmediata cuando se debe actualizar un bloque de memoria principal…
Cada vez que la CPU modifica la cache
En un descriptor de segmento el bit de granularidad indica si el segmento está dividido en páginas
Verdadero
¿Cuál es la relación entre frecuencia y tiempo?
Frecuencia es el número de ciclos completos que da 1 señal en 1 segundo
Mientras que el tiempo que tarda la señal en completar un ciclo se denomina periodo
1 hz = 1/s, la frecuencia se mide en Hz y el tiempo en s
Estructura de dato utilizada, en ocasiones, para resguardar el contenido de los registros de CPU
Pila o Stack
Método que actualiza la memoria desde cache por cada vez que se escribe en ella
Write through o escritura inmediata
Conjunto de registro de la CPU utilizados para contener la entidad “base” en una dirección segmentada
Registros de segmento
Registro de 32 bits que actúa como puntero de instrucción
EIP
Caso en que la referencia a memoria del operando se encuentra directamente en la instrucción
Modo directo
Memoria de poca capacidad que específicamente guarda la dirección lineal y la dirección física de las ultimas 32 páginas de código accedidas dentro de un multiprocesador
TLB
¿Cuál es la última dirección accesible en un segmento virtual determinada por el campo límite de su descriptor? (en hexadecimal)
FFFFF
Señal de solicitud de pedido de atención por parte de un dispositivo externo a la CPU
IRQ (Interrupt request)
¿Qué es una doble falta?
Excepción o aborto (aborto es una clase de excepción)
Indique si es cierto que en modo real el Pentium tiene acceso a memoria RAM de solo 1 Giga. En caso afirmativo justifique e indique la cantidad de bits de la dirección física. En caso negativo indique como está constituida la dirección segmentada.
No. Se accede solo a 1 Mega y la dirección segmentada esta constituida por la base del segmento y el desplazamiento
Indique si es verdad que cuando un segmento no se haya presente en memoria RAM y si lo esta en memoria virtual, se provoca una interrupción y que dicho evento es detectado por la MMU. En caso negativo justificar
Si, la instrucción es de tipo excepción clasificada como segment Fault
Indique a que número decimal se asigna el número -0 (cero negativo) en un formato de coma fija de 8 bits
-128
Indique la denominación de las memorias que constituyen un subsistema cache considerando el tipo de información que almacenan
Memoria de etiquetas o labels y memoria de datos
Indique la cantidad de bits del campo desplazamiento en una dirección virtual si considera que el potencial espacio de direcciones es de 4G
32 bits
Indique cuál es el registro de 32 bits que permite el acceso LIFO a la pila
ESP
Indique si es verdad que existen hasta 6 registros que se utilizan para determinar el campo selector de una dirección virtual. Si es negativo justifique. Si es afirmativo indique cuales.
Si, CS DS ES FS GS SS (registros de segmentos)
Indique con si o con no, si es verdad que un dato numérico de tipo DOBLE WORD se almacena en RAM según la técnica BIG endian
NO, los datos numéricos se almacenan en Little endian
Indique la organización de memoria que divide el espacio de memoria en bloques de tamaño fijo
Paginación
Indique el PRIMER NUMERO POSITIVO que como resultado de una operación de números signados generaría overflow en un formato de 16 bits, exprese SOLO en decimal (recordar que los signados pueden ir hasta 2^15-1 en este caso)
2^15
Indique el rango de direcciones (expresado en hexadecimal) para acceder a una memoria de 4K*8
000-FFF
¿Qué banderas se actualizan luego de la ejecución de una instrucción de suma?
S, Z, V, C, A
Si se quiere acceder a una instrucción en el segmento de código, ¿cuáles de los registros indicados abajo se utilizan para el cálculo de la dirección física?
AX=0000 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000 DS=1516 ES=1516 SS=1516 CS=1516 IP=0100
CS e IP
Si se ejecuta una instrucción INC AX, ¿cuál de estos registros se modificará y con qué valor quedará?
AX=0000 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000
Se modifica AX con 0001
Referido a una instrucción de salto incondicional, ¿qué registro se modifica a causa de su ejecución?
IP o EIP
En el Pentium, ¿qué unidad se encarga del cálculo de operandos BCD?
FPU
¿Cómo se denomina el registro invisible que apunta a la LDT en modo protegido?
LDTR
Si en una imagen virtual el primer segmento de código está alojado en memoria RAM a partir de la dirección AB 00 00 00 y ocupa 1024 bytes, cuáles son los valores de los campos BASE y LIMITE de su Descriptor de Segmento? Expréselos en hexadecimal.
base AB 00 00 00
Limite = 00400
preguntar a pablito
¿Cuántos bits utiliza el formato del convenio de punto flotante IEEE 754 de simple precisión y cuáles campos lo constituyen?
1 de signo, 8 de exponente y 23 de mantiza, son 32 bits en total
