10. Fejezet Flashcards
A Címbusz (Address Bus) feladata, hogy meghatározza az adatátvitel irányát a vezérlő busz segítségével.
Hamis
(A Címbusz az adatok memória- vagy I/O-címét hordozza, nem az irányt határozza meg.)
A CPU utasítások hossza lehet rögzített vagy változó méretű, processzor architektúrától függően.
Igaz
A bitmanipuláló utasítások olyan műveleteket végeznek, mint a bitenkénti eltolás és elforgatás.
Igaz
Az eredmény operandus mindig az akkumulátor (Accumulator) tartalmát írja felül.
Hamis
(Az eredmény operandus általában a memória címét tartalmazza, ahová az eredményt elmozgatjuk az akkumulátorból.)
A veremtár kezelő utasítások az adatok fel- vagy letöltéséért felelősek a memóriából és a veremtárból.
Igaz
A CISC architektúra jellemzője, hogy a memória elérése csak Load és Store utasításokkal történhet.
Hamis
(Ez a RISC architektúrára igaz, nem a CISC-re.)
A RISC processzorok regiszterorientált utasításkészlettel dolgoznak.
Igaz
A CISC processzorokban általában nagyszámú általános célú regiszter található.
Hamis
(A CISC processzorok jellemzője a kisszámú általános regiszter.)
A RISC processzorok utasításkészlete kisebb és egyszerűbb, mint a CISC processzoroké.
Igaz
A fix méretű utasításkódok a CISC architektúrára jellemzőek.
Hamis
(Ez a RISC architektúrára jellemző, a CISC utasításkódok változó méretűek.)
A CISC processzorokban a mikroprogramozott vezérlést alkalmazzák.
Igaz
A RISC processzorok képesek párhuzamosan végrehajtani az utasítások Fetch és Execution fázisait.
Igaz
(Ez a hatékony pipelining egyik jellemzője a RISC processzorokban.)
A CISC processzorok utasításai általában több gépi ciklust igényelnek a végrehajtáshoz.
Igaz
A RISC processzorok huzalozott vezérlést alkalmaznak, míg a CISC processzorok mikroprogramozott vezérlést.
Igaz
A CISC processzorok kisebb utasításszámmal képesek megoldani azonos feladatot, mint a RISC processzorok.
Igaz
A VLIW architektúra utasításai 4 darab 41 bites elemi utasítást tartalmaznak.
Hamis
(A VLIW utasítások 4 darab 32 bites elemi utasítást tartalmaznak.)
Az EPIC architektúra 128 darab 82 bites lebegőpontos regisztert tartalmaz.
Igaz
Az ILP (Instruction-Level Parallelism) alapja az utasítások párhuzamos végrehajtása.
Igaz
A VLIW és az EPIC architektúrák alapja, hogy több utasítást tartalmazó csomagokat egy gépi ciklus alatt lehet beolvasni.
Igaz
Az adatfüggőség miatt az egyik utasítás nem tudja megvárni egy másik utasítás eredményét.
Hamis
(Adatfüggőség esetén az utasítás kénytelen megvárni a másik eredményét.)
Az EPIC architektúra 128 bites utasítás csomagokkal dolgozik, amelyek 3 darab 41 bites elemi utasítást és egy 5 bites típusjelzést tartalmaznak.
Igaz
A buszok szélességének növekedése lehetővé tette, hogy egy memóriaszóban több utasítás is elférjen.
Igaz
A VLIW architektúra 128 darab 64 bites általános célú regisztert tartalmaz.
Hamis
(Ez az EPIC architektúra egyik jellemzője, nem a VLIW-é.)
Vezérlésfüggés esetén az elágazások a másik utasítás eredményétől függenek, ezért a végrehajtást késleltetni kell.
Igaz
